Regulador de Tensão de Alta Estabilidade com Aprimoramento Transitório e Aumento de PSR

Resumo

Um regulador de tensão (VR) de alta estabilidade é proposto neste artigo, que integra aprimoramento transitório e proteção contra sobrecorrente (OCP). Levando em consideração as vantagens de desempenho e área de dispositivos de baixa tensão, a maioria das partes de controle do VR proposto é alimentada pela tensão de saída regulada, o que forma a técnica de autoalimentação (SPT) com aumento de rejeição de fonte de alimentação (PSR). Além disso, a estabilidade e resposta transitória são aprimoradas pela técnica de carga dinâmica (DLT). Um loop de realimentação de sobrecorrente embutido também é adotado para proteger o VR apresentado contra danos em situações de sobrecarga. O VR proposto é implementado em uma tecnologia BCD padrão de 350 nm, cujos resultados indicam que o VR pode operar de forma estável com tensão de entrada de 5,5–30 V, faixa de carga de 0–30 mA e capacitor de saída de 0,1–3,3 μF. Uma regulação de linha de 2,98 μV/V e uma regulação de carga de 0,233 mV/mA são alcançadas com limite de corrente de 40 mA. O PSR é melhor que −64 dB até 10 MHz com capacitor de saída de 0,1 μF.

Introdução

Em projetos modernos de system-on-chip (SoC) em nanoescala, diferentes sub-blocos geralmente requerem diferentes trilhos de alimentação para alcançar funções específicas. Além disso, todo o sistema SoC pode precisar operar sob uma ampla faixa de tensão de entrada e ainda fornecer alto desempenho inalterado pelas condições de alimentação variáveis [1]. Assim, regulador de tensão (VR) de ampla faixa de tensão de entrada implementado em tecnologia nanoescala pode ser um dos candidatos mais adequados para esse tipo de aplicação. Comparado com sua contraparte chaveada, como regulador chaveado e bomba de carga, VR linear tem a vantagem de alta precisão, baixo ruído de saída e tamanho compacto. A maioria dos VRs lineares realiza sua função de regulação de tensão com uma única fonte de tensão, mas apenas alguns podem alcançar a combinação de ampla faixa de alimentação, baixo ruído, transiente rápido, alta capacidade de carga e recursos extras de proteção [2,3,4].

Para realizar uma ampla faixa de alimentação, a utilização de transistores que suportam alta tensão é necessária. No entanto, esse tipo de transistores geralmente ocupa mais área e tem pior desempenho em comparação com transistores padrão. Duas das soluções existentes para reduzir o uso de transistores de alta tensão são o método de pré-regulador [5, 6] e o método de transistores de baixa tensão empilhados [7, 8]. O primeiro usa um pré-regulador adicional para fornecer uma tensão de alimentação interna para o regulador principal. O último implementa transistores de baixa tensão empilhados bem projetados para manter as tensões de terminal dos transistores dentro do limite da tecnologia [7]. No entanto, esses métodos limitam a folga de tensão. Este artigo adota a técnica de autoalimentação (SPT) para alcançar ampla faixa de alimentação, o que significa que a maioria dos módulos principais no loop de regulação são alimentados pela tensão de saída regulada do VR proposto [9]. Sem qualquer circuito adicional, o desempenho do VR pode ser melhorado pelo SPT e também reduzir o número de dispositivos de alta tensão.

Ao usar SPT, o primeiro estágio de ganho do amplificador de erro (EA) é alimentado pela tensão de saída regulada do VR proposto. Ao projetar cuidadosamente o segundo estágio do EA, o ruído de alta frequência da tensão de entrada tem pouco impacto na tensão de saída do EA. Além disso, a arquitetura de transistor de potência tipo N é adotada neste artigo. Portanto, o regulador proposto tem alta rejeição de fonte de alimentação (PSR) e bom desempenho de ruído [10,11,12,13,14,15].

Resposta transitória rápida também é um índice importante para medir o desempenho de VRs [16,17,18,19,20], que geralmente é alcançada adicionando um loop extra de aceleração [21]. Neste artigo, o aprimoramento transitório é realizado pela técnica de carga dinâmica (DLT). Durante o procedimento de resposta transitória, DLT introduz uma corrente adicional alterada correspondentemente com as condições de carga para atuar como uma carga dinâmica, pela qual o sobrepico e subpico da tensão de saída regulada podem ser suprimidos [9].

Com a ajuda do DLT, a estabilidade do loop dentro de uma ampla faixa de carga é fortalecida porque a corrente de carga adicional pode reduzir a variação da posição do polo não dominante. Para tornar o loop estável, compensação Miller com resistor de anulação também é usada para gerar um polo de baixa frequência e um zero extra para compensar o polo de saída. Além disso, um resistor em série com o capacitor de saída introduz outro zero para compensar o polo gerado pela capacitância parasita de gate do transistor de potência [6, 9, 22, 23].

Finalmente, um loop limitador de corrente embutido é projetado para evitar danos por sobrecorrente e melhorar a confiabilidade do VR proposto [9, 24,25,26,27].

Este artigo é estruturado da seguinte forma. O princípio e mecanismo do VR proposto são ilustrados na seção "Método", incluindo o circuito de proteção contra sobrecorrente (OCP), o circuito DLT e de aprimoramento transitório, o método de aumento de estabilidade e a análise de PSR. Os resultados de desempenho e comparações com outras literaturas publicadas relacionadas são mostrados na seção "Resultados e Discussão". A seção "Conclusão" tira a conclusão do VR proposto.

Método

O circuito detalhado do VR proposto é mostrado na Fig. 1. Transistores MOS de baixa tensão padrão, transistores de alta tensão, BJTs, transistores LDMOS tipo N de depleção (difusão lateral) e diodos são nomeados M_n, HV_n, Q_n, DN_n e D_n, respectivamente na figura, onde n é o número de sequência do dispositivo relevante.

O VR proposto inclui principalmente cinco submódulos: polarização de corrente, OCP, DLT, EA e estágio de saída. O circuito de polarização de corrente fornece corrente de polarização para todo o sistema regulador [12, 14]. A tensão de referência pode ser gerada de muitas maneiras diferentes [1], e o circuito detalhado não é mostrado aqui. Um loop limitador de corrente embutido funciona como um circuito OCP para limitar a corrente de carga a um valor predefinido. O circuito de aprimoramento transitório, implementado por DLT, alcança supressão de sobrepico e subpico através de mudança adaptativa da corrente de carga durante o procedimento transitório. O loop de regulação de realimentação negativa é formado por EA e o estágio de potência de saída para ajustar a tensão de saída. Assumindo que a tensão de saída V_OUT e assim a tensão de realimentação V_FB fosse menor que o valor desejado, a tensão de gate do transistor de potência DN1 seria puxada para cima com a ajuda do loop de regulação para aumentar a tensão de saída, e vice-versa. Finalmente, a tensão de saída pode estabilizar em

$$ {V}_{\mathrm{OUT}}\approx {V}_1={V}_{\mathrm{REF}}\left({R}_{\mathrm{f}1}+{R}_{\mathrm{f}2}\right)/{R}_{\mathrm{f}2} $$ (1)

Na Fig. 1, pode-se notar que a tensão de saída do VR proposto também alimenta o primeiro estágio de ganho do EA, que é chamado de SPT. Com essa técnica de multiplexação de alimentação, a maioria dos dispositivos no loop de regulação pode ser implementada por dispositivos de baixa tensão. Comparando com suas contrapartes de alta tensão, dispositivos de baixa tensão têm maior desempenho, menor custo e menor área, o que faz o loop de regulação proposto alcançar boa capacidade de regulação muito mais facilmente. Quanto ao segundo estágio do EA, Q3 e Q4 são adicionados para elevar o trilho de alimentação de terra, que é adotado para limitar a tensão dreno-fonte de M7, V_{DS_M7}. Em outras palavras, Q3 e Q4 podem prevenir M7 de grande pressão de tensão.

Por simplicidade, o circuito simplificado é usado para ilustrar as ideias de inovação na análise subsequente.

Circuito OCP Proposto

A Figura 2 mostra o circuito OCP proposto. O loop limitador de corrente proposto pode mudar automaticamente o modo de operação de acordo com diferentes condições de carga. A corrente máxima do VR proposto pode ser limitada reduzindo a tensão de gate do transistor de potência quando ocorre sobrecarga.

O mecanismo do OCP proposto é o seguinte. O transistor de amostragem DN2 detecta proporcionalmente a corrente fluindo através de DN1, que é aproximadamente igual à corrente de carga I_Load, o que faz a queda de tensão através de R_S1, V_RS1, refletir o nível de corrente de carga. Uma vez que V_RS1 atinge a tensão de ligação de QS1, HV8 e HV9 formarão um espelho de corrente para desviar uma corrente do segundo estágio do EA. Então, a tensão de gate de DN1 pode ser puxada para baixo para limitar a corrente de carga a um valor predefinido, que pode ser expresso como

$$ {I}_{\mathrm{Load}}\le N\times \left({V}_{EB\left(\mathrm{QS}1\right)}/{R}_{S1}\right) $$ (2)

onde N é o fator de razão de tamanho de DN1 para DN2. O propósito de Q5 e HV6 é fornecer uma tensão de polarização adequada para HV7 e assim proteger QS1 de condição de sobretensão.

Existe um loop de realimentação negativa embutido no OCP proposto. O ganho do loop T e o polo dominante p_dominant desse loop limitador de corrente podem ser dados por,

$$ T={g}_{m\_\mathrm{DN}2}{R}_{S1}{g}_{m\_\mathrm{QS}1}{R}_{\mathrm{gate}\_\mathrm{OC}} $$ (3) $$ {p}_{\mathrm{dominant}}=1/\left({R}_{\mathrm{gate}\_\mathrm{OC}}{C}_{\mathrm{gate}}\right) $$ (4)

onde g_{m_DN2} e g_{m_QS1} são a transcondutância de DN2 e QS1, respectivamente. R_{gate_OC} ≈ (g_{m_HV10}r_{o_HV10}r_{o_M10}) || r_{o_M7} || r_{o_HV9} e C_gate ≈ C_{gs_DN1} são a resistência de saída equivalente e capacitância no nó de gate do transistor de potência DN1 quando ocorre sobrecorrente, respectivamente. Quando o VR proposto opera normalmente sem sobrecorrente, HV9 está na região de corte, e assim, a resistência de saída equivalente no nó de gate de DN1 chamada R_gate pode ser expressa como [(g_{m_HV10}r_{o_HV10}r_{o_M10}) || r_{o_M7}].

Circuito DLT e de Aprimoramento Transitório Proposto

A Figura 3 mostra o circuito de aprimoramento transitório usando DLT. Como a corrente de carga é proporcional a Vgs_DN1 e inversamente proporcional a Vsg_M9, a corrente fluindo através de M9 é maior na condição de carga leve e próxima de zero sob condição de carga pesada. Portanto, à medida que a corrente de carga aumenta, uma corrente diminuída pode ser introduzida na carga de saída total. Por este método, este circuito pode ser igualado a uma carga dinâmica, que pode ser útil tanto para aprimoramento transitório quanto para aumento de estabilidade do loop de regulação.

O princípio detalhado de operação do aprimoramento transitório é o seguinte. Se a corrente de carga experimenta uma diminuição súbita, a corrente fluindo através do transistor de potência DN1 não mudará imediatamente devido à capacidade limitada de ajuste do loop e taxa de variação. Esta corrente, mostrada na Fig. 4a como um caminho amarelo, causará um sobrepico na tensão de saída e assim aumentará a queda de tensão através de R_S2 e M9. Então uma corrente adicional fluindo através de R_S2 e M9, mostrada na Fig. 4a como um caminho azul, é gerada na saída regulada para cancelar a corrente indesejada do caminho amarelo. Portanto, o pico de tensão de saída é reduzido efetivamente.

A Figura 4b demonstra o caso de mudança de corrente de carga leve para pesada, onde ocorre um subpico na saída regulada e então a corrente fluindo através de R_S2 e M9 diminui. Isso pode ser equivalente a fornecer uma carga de corrente reduzida, então a corrente líquida fluindo através do transistor de potência DN1 é aumentada, e a supressão de tensão de subpico pode ser alcançada.

Para proteger M9 de sobrecorrente, QS2 e D1 são adicionados. Quando a tensão através de R_S2 é maior que a tensão de ligação de QS2, a corrente extra fluirá para QS2 e D1. A corrente máxima em M9 é definida em

$$ {I}_{\mathrm{M}9\_\max}\le \left({V}_{BE\_ QS2}/{R}_{S2}\right) $$ (5)

O propósito de D1 é prevenir QS2 de cair em região de amplificação reversa e fluir uma corrente reversa nele, que é um estado anormal da função de limite de corrente de M9.

Aumento de Estabilidade do VR Proposto

Como mostrado na Fig. 5, existem três polos ω_p1, ω_p2 e ω_p3, e dois zeros ω_z1 e ω_z2 no loop de controle, e o ganho do loop do VR proposto é

$$ {A}_{\mathrm{Vloop}}={A}_O\beta $$ (6)

onde A_O é o ganho de malha aberta do VR, e β é o coeficiente de realimentação,

$$ {A}_O={A}_{\mathrm{CD}0}{A}_{E0}\frac{\left(1+s/{\omega}_{Z1}\right)\left(1+s/{\omega}_{Z2}\right)}{\left(1+s/{\omega}_{P1}\right)\left(1+s/{\omega}_{P3}\right)\left(1+s/{\omega}_{P2}\right)} $$ (7) $$ \beta =\frac{R_{\mathrm{F}2}}{R_{\mathrm{F}1}+{R}_{\mathrm{F}2}} $$ (8)

onde A_CD0 ≈ 1 é o ganho de baixa frequência do estágio de potência que opera como seguidor de tensão e A_E0 é o ganho de baixa frequência do EA,

$$ {A}_{E0}={g}_{m\_Q1}\left({r}_{o\_M4}\Big\Vert {r}_{o\_M6}\right){g}_{m\_M7}{R}_{\mathrm{gate}} $$ (9)

Considerando o efeito Miller e capacitância parasita no nó de gate de DN1, os polos e zeros são escritos como [13]

$$ {\omega}_{p1}=1/\left[{g}_{m\_M7}{R}_{\mathrm{gate}}{C}_c\times \left({r}_{o\_M4}\Big\Vert {r}_{o\_M6}\right)\right] $$ (10) $$ {\omega}_{p2}={g}_{m\_M7}/{C}_{\mathrm{gate}} $$ (11) $$ {\omega}_{p3}=1/\left\{\left[{R}_L\Big\Vert \left({g}_{m\_\mathrm{DN}1}^{-1}\Big\Vert {R}_{\mathrm{DLT}}+{R}_0\right)\right]{C}_{\mathrm{OUT}}\right\} $$ (12) $$ {\omega}_{z1}=1/\left[{C}_c\left({R}_c-1/{g}_{m\_M7}\right)\right] $$ (13) $$ {\omega}_{z2}=1/\left[\left({R}_0\Big\Vert {R}_L\right){C}_{\mathrm{OUT}}\right] $$ (14)

onde R_DLT é a resistência equivalente do circuito de aprimoramento transitório; C_OUT é o capacitor de saída do VR proposto.

Como o capacitor de compensação C_C é ampliado por (g_{m_M7}R_gate) devido ao efeito Miller no nó p1, o polo ω_p1 é o polo dominante. O segundo polo deve ser ω_p3, porque C_OUT geralmente está na faixa de vários microfarads. Embora o capacitor parasita C_gate seja relativamente grande, ainda é menor que tanto a capacitância equivalente no nó p1 quanto o capacitor de saída. Além disso, a resistência no nó p2 é apenas 1/g_{m_M7}. Portanto, o polo ω_p2 está localizado em alta frequência. O zero ω_z1 é para cancelar o polo de média frequência ω_p3. O resistor R₀ gera um zero ω_z2 para compensar o polo parasita interno ω_p2. A estabilidade do VR proposto pode ser melhorada à medida que o resistor R₀ aumenta. No entanto, o resistor R₀ aumentará o erro da tensão de saída devido à queda de tensão causada pela corrente de carga. Portanto, o resistor R₀ deve ser definido em um valor razoável para fazer um bom equilíbrio entre a precisão da tensão de saída e a estabilidade do loop.

Em um regulador de tensão convencional sem DLT, o polo no nó de saída estará em frequência diferente devido à variação da transcondutância do transistor de potência induzida pela mudança de corrente de carga. À medida que a corrente de carga aumenta, a transcondutância do transistor de potência g_{m_DN1} aumentará, e assim o polo de saída mover-se-á em direção a alta frequência enquanto outros zeros e polos mantêm-se na mesma posição, como mostrado na Fig. 6a. Isso pode tornar a compensação de frequência do sistema mais difícil e tornar a resposta transitória mais lenta em condição de carga leve. Mais seriamente, o sistema pode se tornar instável.

Com a ajuda do DLT proposto, o VR apresentado tem melhor estabilidade com diferentes cargas. Como analisado anteriormente, a corrente através do circuito de carga dinâmica diminui à medida que a corrente de carga aumenta em estado estacionário e vice-versa. Como esta corrente é fornecida por DN1, ela pode suprimir as variações de transcondutância de DN1 dentro de uma faixa de corrente de carga mais ampla, o que é útil para a estabilidade do sistema e constância de largura de banda durante uma faixa de carga mais ampla usando o DLT proposto. A resposta de frequência do VR proposto está na Fig. 6b, que pode garantir estabilidade com resposta transitória rápida.

O capacitor de saída define a posição do zero ω_z2. Ao posicionar o zero-polo razoavelmente, o sistema terá melhor estabilidade com diferentes C_OUT.

Análise de PSR do VR Proposto

PSR é um dos parâmetros críticos para medir o desempenho de reguladores de tensão, e refere-se à capacidade de rejeição contra ripples e ruído de alta frequência provenientes da tensão de alimentação. O método de análise de PSR proposto por Gupta 12 é adotado nesta seção, cuja ideia principal é simplificar todo o sistema regulador em um modelo divisor de tensão. Como mostrado na Fig. 7, existem dois caminhos de ruído de V_dd para V_out: caminho 1 transfere diretamente o ruído do dreno do transistor de potência DN1 para V_out; caminho 2 é do segundo estágio do EA para o gate do transistor de potência DN1. O efeito do caminho 2 pode ser expresso como

$$ {A}_{\mathrm{path}2}\approx \frac{r_{o\_M7}}{g_{m\_\mathrm{HV}10}{r}_{o\_\mathrm{HV}10}{r}_{o\_M10}} $$ (15)

Como mostrado em (15), A_path2 é bastante pequeno com a ajuda do SPT proposto e estrutura de espelho de corrente cascode. Isso torna a influência do caminho 1 dominante na análise de PSR.

O modelo simplificado de PSR do VR proposto é mostrado na Fig. 8, onde r_{o_DN1} é a resistência de saída do transistor de potência DN1 contabilizando o caminho de ruído 1, a fonte de corrente controlada origina-se do caminho de ruído 2, Z_B consiste em R_F1, R_F2, R₀ e C_OUT atuando como filtro em alta frequência, e Z_{SH_FB} é a impedância equivalente incluindo a função do loop de realimentação negativa. Z_{SH_FB} pode ser dado por

$$ {Z}_{SH\_ FB}=\frac{1}{g_{m\_ DN1}\left(1+\beta {A}_E\right)} $$ (16)

onde g_{m_DN1} é a transcondutância do transistor de potência DN1. Portanto, a função de transferência de PSR pode ser expressa como

$$ \mathrm{PSR}=\frac{V_{\mathrm{out}}}{V_{\mathrm{dd}}}=\frac{\left(1+{g}_{m\_\mathrm{DN}1}{r}_{o\_\mathrm{DN}1}{A}_{\mathrm{path}2}\right)\left({Z}_B\Big\Vert {Z}_{\mathrm{SH}\_\mathrm{FB}}\right)}{r_{o\_\mathrm{DN}1}+{Z}_B\Big\Vert {Z}_{\mathrm{SH}\_\mathrm{FB}}} $$ (17)

Ao definir deliberadamente o ganho intrínseco de HV10 muito maior que o transistor de potência DN1, g_{m_DN1}r_{o_DN1}A_path2 < < 1 pode ser alcançado, e assim a fonte de corrente controlada pode ser negligenciada. A expressão de PSR pode ser ainda simplificada como

$$ \mathrm{PSR}\approx \frac{Z_B\Big\Vert {Z}_{\mathrm{SH}\_\mathrm{FB}}}{r_{o\_\mathrm{DN}1}+{Z}_B\Big\Vert {Z}_{\mathrm{SH}\_\mathrm{FB}}} $$ (18)

Como Z_B e Z_{SH_FB} mudam com a variação de frequência, é necessário analisar a característica de frequência do PSR.

Baixa Frequência

Em baixa frequência, o ganho do EA é muito alto, e C_OUT pode ser tratado como circuito aberto. Assim, Z_B > > Z_{SH_FB} e o PSR pode ser escrito como

$$ {\mathrm{PSR}}_{\mathrm{LF}}\approx \frac{1}{g_{m\_\mathrm{DN}1}{r}_{o\_\mathrm{DN}1}\left(1+\beta {A}_{E0}\right)} $$ (19)

Média Frequência

A impedância de Z_{SH_FB} aumentará porque o ganho do loop diminui na média frequência. Neste estágio, o Z_{SH_FB} ainda é pequeno, e o PSR é principalmente afetado pelo ganho do loop. Com relação a (7), o PSR pode ser expresso como

$$ {\mathrm{PSR}}_{\mathrm{MF}}\approx \frac{1}{g_{m\_\mathrm{DN}1}{r}_{o\_\mathrm{DN}1}\left(1+\beta {A}_{E0}\right)}\frac{1+s/{\omega}_p}{1+s/\left[{\omega}_p\left(1+\beta {A}_{E0}\right)\right]} $$ (20)

Como mostrado em (20), o PSR piora, e o ruído da tensão de saída se torna mais sério enquanto a frequência aumenta dentro da frequência de ganho unitário.

Alta Frequência

Devido ao aumento de frequência, Z_{SH_FB} torna-se grande e finalmente se aproxima de 1/g_{m_DN1}. A impedância de C_OUT torna-se menor, mas ainda é muito maior que R₀. Então R₀ pode ser omitido como antes. O PSR de alta frequência depende da divisão de tensão entre r_{o_DN1} e 1/g_{m_DN1} em paralelo com C_OUT, que pode ser representado por

$$ {\mathrm{PSR}}_{\mathrm{HF}}\approx \frac{1}{g_{m\_\mathrm{DN}1}{r}_{o\_\mathrm{DN}1}}\frac{1}{1+s{C}_{\mathrm{OUT}}/{g}_{m\_\mathrm{DN}1}} $$ (21)

Em alta frequência, o ruído na tensão de saída pode ser suprimido grandemente devido ao efeito de C_OUT.

Como analisado anteriormente, a boa capacidade antirruído na faixa de frequência completa do VR proposto é garantida por três aspectos. Primeiro, alto ganho de loop é adotado; Segundo, SPT faz o ruído de fonte de alimentação ter pouco impacto no gate do transistor de potência; Terceiro, o capacitor de saída C_OUT pode melhorar o PSR na alta frequência com propriedade de filtragem.

Resultados e Discussão

O VR proposto foi implementado em uma tecnologia BCD padrão de 0,35 μm. A foto do chip do regulador fabricado é mostrada na Fig. 9, cuja área ativa do núcleo do VR é 290 μm × 900 μm.

A tensão de saída regulada do VR proposto é 5 V com a tensão de alimentação variando de 5,5 a 30 V. O capacitor de saída é capacitor cerâmico de baixo custo. A capacitância do capacitor de saída pode ser definida de 100 nF a 3,3 μF.

A Figura 10 demonstra a resposta de frequência do VR proposto em diferentes condições de carga com capacitor de saída de 100 nF e 3,3 μF. O LDO proposto pode manter-se estável em uma ampla faixa de valor de capacitor de saída, e a forma de onda da resposta de frequência do loop tem diferença muito pequena entre corrente de carga de 0 e 30 mA, o que beneficia do DLT proposto analisado antes.

O resultado de verificação de PSR com capacitor de saída de 0,1 μF é mostrado na Fig. 11, onde −110 dB em baixa frequência e melhor que −64 dB até 10 MHz são alcançados. Em baixa frequência, o VR proposto tem bom PSR devido ao alto ganho de loop. O PSR fica ruim dentro da frequência de ganho unitário por causa do polo dominado ω_p. O capacitor de saída C_OUT melhora a característica de PSR na alta frequência. Esses resultados mostram que é consistente com a análise anterior, e o VR proposto obtém melhor PSR na faixa de frequência completa.

O resultado de regulação de linha do VR proposto é mostrado na Fig. 12. Na faixa de tensão de entrada de 5,5 a 30 V, a tensão de saída varia apenas 73,53 μV, o que resulta em uma regulação de linha de apenas 2,98 μV/V. Isso confirma a eficácia do SPT proposto.

A Figura 13 mostra a resposta transitória da tensão de saída devido a diferentes correntes de carga. O pico e vale de tensão da tensão de saída regulada é de cerca de 43 mV, 65 mV, 83 mV quando a corrente de carga muda de 0 para 18 mA, 28 mA e 32 mA, respectivamente. Isso resulta em uma regulação de carga de 0,233 mV/mA, que é principalmente causada por R₀ para a estabilidade com uma ampla faixa de capacitância de saída.

O OCP medido é mostrado na Fig. 14. Para verificar a eficácia do OCP, curto-circuito é adotado na Fig. 14a. Como mostrado na Fig. 14a, quando ocorre sobrecorrente com a tensão de saída sendo puxada para terra, a corrente de saída do VR proposto é mantida em torno de 40 mA. A Figura 14b ilustra uma resposta transitória entre sobrecorrente e carga normal, o que indica que o VR proposto tem capacidade de auto-recuperação quando a sobrecarga cessa.

A Tabela 1 fornece uma comparação de desempenho do LDO proposto e alguns outros LDOs publicados anteriormente. Em comparação, este LDO tem a melhor regulação de linha e PSR, que beneficia do SPT proposto. A área ativa será ainda mais reduzida se fabricado em processo mais avançado.

A Tabela 2 fornece outra comparação de desempenho focando nos LDOs que também têm ampla faixa de alimentação. Com a ajuda do DLT e SPT propostos, este trabalho tem a melhor regulação de linha e a mais ampla faixa de alimentação comparando com outros LDOs. A função adicional de OCP torna este trabalho mais competitivo e confiável.

Conclusão

Um VR SPT de alta estabilidade com DLT e OCP é implementado em um processo BCD padrão de 0,35 μm. Com a ajuda do SPT, a maioria do loop de regulação é alimentada por uma tensão de saída regulada, o que é benéfico para melhoria de estabilidade e PSR. O DLT proposto é útil para resposta transitória e estabilidade. Além disso, o circuito OCP embutido pode prevenir o VR apresentado de danos por sobrecarga ou curto-circuito. A regulação linear do VR proposto é 2,98 μV/V com VDD de 5,5 a 30 V enquanto a tensão de saída regulada é 5 V, e a regulação de carga é 0,233 mV/mA com corrente de carga de 0 A a 30 mA. O sobrepico e subpico de tensão durante a mudança de corrente de carga também é pequeno usando o circuito de aprimoramento transitório apresentado. O PSR em baixa frequência é −110 dB, e é melhor que −64 dB até 10 MHz. Alta estabilidade de loop pode ser alcançada em uma ampla faixa de capacitor de saída e corrente de carga, e assim o VR proposto é adequado para aplicações que requerem alto desempenho e confiabilidade sob variações de capacitor de saída e corrente de carga.