Memória de Acesso Aleatório Resistiva (RRAM): Materiais, Comutação, Desempenho, Armazenamento MLC, Modelagem e Aplicações Reais

Resumo

Neste manuscrito, o progresso recente na área de tecnologia de memória de acesso aleatório resistiva (RRAM), considerada uma das mais destacadas tecnologias de memória emergentes devido à sua alta velocidade, baixo custo, densidade de armazenamento aprimorada, potenciais aplicações em diversos campos e excelente escalabilidade, é revisado de forma abrangente. Primeiro, fornece-se uma breve visão geral do campo de tecnologias de memória emergentes. Discutem-se as propriedades dos materiais, mecanismo de comutação de resistência e características elétricas do RRAM. Também são elaboradas várias questões como endurance, retenção, uniformidade e o efeito da temperatura de operação e ruído telegráfico aleatório (RTN). Apresenta-se uma discussão sobre a capacidade de armazenamento de célula multinível (MLC) do RRAM, atrativa para alcançar maior densidade de armazenamento e baixo custo. Diferentes esquemas de operação para alcançar operação MLC confiável, junto com seus mecanismos físicos, são fornecidos. Além disso, uma descrição elaborada de metodologias de comutação e relações corrente-tensão para vários modelos populares de RRAM é abordada. As aplicações prospectivas do RRAM em diversos campos como segurança, computação neuromórfica e sistemas lógicos não voláteis são brevemente abordadas. O presente artigo de revisão conclui com a discussão sobre os desafios e perspectivas futuras do RRAM.

Introdução

Memória de acesso aleatório, referida como RAM, pode ser volátil ou não volátil. Uma memória volátil perde seus dados armazenados anteriormente ao remover a fonte de alimentação, como é o caso da memória de acesso aleatório dinâmica (DRAM) e memória de acesso aleatório estática (SRAM). Para memória não volátil, os conteúdos armazenados anteriormente continuam retidos mesmo após a remoção da alimentação. Memória flash é um exemplo típico de memória não volátil. Tecnologias de memória combinam vantagens e desvantagens para alcançar maior desempenho; por exemplo, DRAMs empregadas em sistemas computacionais têm alta capacidade e densidade, mas são voláteis, exigindo atualização a cada poucos milissegundos. Devido a essa atualização, o consumo de energia do dispositivo aumenta, o que não é desejável. SRAM, por outro lado, é rápida mas também volátil como DRAM; além disso, células SRAM são de tamanho maior, o que dificulta sua implementação em larga escala. Memória flash, que essencialmente consiste em um transistor de efeito de campo de metal-óxido-semicondutor (MOSFET) além de uma porta flutuante em cada célula de memória, é atualmente usada extensivamente, particularmente para aplicações embarcadas, devido ao seu baixo custo e alta densidade. Dependendo de como as células de memória são organizadas, a memória flash é classificada como NOR Flash e NAND Flash. Em NOR Flash, as células são lidas e programadas individualmente, pois estão conectadas em paralelo às linhas de bit. Isso se assemelha à conexão paralela de transistores numa arquitetura CMOS NOR. No caso de NAND Flash, a arquitetura se assemelha à de uma porta CMOS NAND, pois as células estão conectadas em série às linhas de bit. Deve-se notar que menos espaço é consumido pela conexão em série comparado à paralela, resultando em custo reduzido de NAND Flash. No entanto, ambos os tipos de memórias flash sofrem de várias desvantagens, como baixa velocidade de operação (tempo de escrita/apagamento: 1 ms/0,1 ms), endurance limitado (10⁶ ciclos de escrita/apagamento) e alta tensão de escrita (> 10 V).

As tecnologias de memória mencionadas acima, ou seja, DRAM, SRAM e Flash, são memórias baseadas em armazenamento de carga. DRAM armazena informação na forma de carga no capacitor, SRAM baseia-se no armazenamento de carga nos nós dos inversores acoplados cruzados, enquanto a tecnologia de memória flash usa a porta flutuante do transistor para armazenar a carga. Todas essas tecnologias de memória baseadas em armazenamento de carga existentes enfrentam desafios para escalar para nó de 10 nm ou além. Isso é atribuído à perda de carga armazenada em nanoescala, resultando em degradação de desempenho, confiabilidade e margem de ruído. Além disso, requisitos de grande potência dinâmica de atualização para DRAM e potência de vazamento para SRAM e DRAM representam sérios desafios para o projeto de futura hierarquia de memória.

Portanto, uma nova classe de memórias, usualmente referida como tecnologias de memória emergentes, está atualmente em desenvolvimento e sendo ativamente pesquisada principalmente na indústria, com o objetivo de revolucionar a hierarquia de memória existente. Essas tecnologias de memória emergentes visam integrar a velocidade de comutação de SRAM, densidade de armazenamento comparável à de DRAM e a não volatilidade de memória flash, tornando-se alternativas muito atrativas para futura hierarquia de memória.

Para classificar um dispositivo de memória como ideal, ele deve ter as seguintes características: baixa tensão de operação (<1 V), longo endurance de ciclagem (>10¹⁷ ciclos), tempo de retenção de dados aprimorado (>10 anos), baixo consumo de energia (fJ/bit) e escalabilidade superior (<10 nm). No entanto, nenhuma memória única até hoje satisfaz essas características ideais. Várias tecnologias de memória emergentes estão sendo ativamente investigadas para atender a parte dessas características ideais. Essas tecnologias que dependem da mudança de resistência em vez de carga para armazenar informação são: (i) memória de mudança de fase (PCM), (ii) memória de acesso aleatório magnetorresistiva de torque de transferência de spin (STT-MRAM) e (iii) memória de acesso aleatório resistiva (RRAM). Em memória de mudança de fase, o meio de comutação consiste num material calcogenídeo (comumente Ge₂-Sb₂-Te₅, GST). PCM baseia-se na diferença de resistência entre a fase cristalina e amorfa para capacidade eficiente de armazenamento de dados. A fase cristalina denota o estado de baixa resistência (LRS) ou estado ON do dispositivo, enquanto a fase amorfa denota o estado de alta resistência (HRS) ou estado OFF. A operação SET corresponde a LRS, geralmente referida a armazenar valor lógico '1', enquanto a operação RESET corresponde a HRS, armazenando valor lógico '0' no dispositivo. Para operação SET, PCM é aquecido acima de sua temperatura de cristalização na aplicação de pulso de tensão, enquanto para operação RESET, uma corrente elétrica maior é passada pela célula e então abruptamente cortada para fundir e depois resfriar rapidamente o material a fim de alcançar o estado amorfo.

Na memória de acesso aleatório magnetorresistiva de torque de transferência de spin, a capacidade de armazenamento deve-se à junção de tunelamento magnético (MTJ), que consiste em duas camadas ferromagnéticas e um dielétrico de tunelamento entre elas. A direção magnética da camada de referência é fixa, enquanto a aplicação de campo eletromagnético externo pode mudar a direção magnética da camada ferromagnética livre. Se a camada de referência e a camada livre têm a mesma direção de magnetização, o MTJ é referido como estando em LRS. Para MTJ estar em HRS, a direção de magnetização das duas camadas ferromagnéticas é anti-paralela. RRAM consiste numa camada isolante (I) entre dois eletrodos metálicos (M). RRAM baseia-se na formação e ruptura de filamentos condutores correspondentes a LRS e HRS, respectivamente, no isolante entre dois eletrodos.

Uma comparação detalhada de tecnologias de memória existentes e emergentes é mostrada na Tabela 1. Como é evidente na tabela, STT-MRAM e PCM têm vantagens de área menor comparada à de SRAM. Enquanto STT-MRAM oferece velocidade rápida de escrita/leitura, longo endurance e baixa tensão de programação, por outro lado, PCM tem desvantagem de latência extensiva de escrita. RRAM tem tensão de programação mais baixa e velocidade de escrita/leitura mais rápida comparada à Flash e é vista como potencial substituta da memória flash. Entre todos os candidatos de tecnologia de memória emergente, RRAM tem vantagens significativas como fabricação fácil, estrutura simples metal-isolante-metal (MIM), excelente escalabilidade, velocidade de nanossegundo, longa retenção de dados e compatibilidade com tecnologia CMOS atual, oferecendo solução competitiva para memória digital futura. As vantagens mais significativas do RRAM são representadas na Fig. 1.

Neste trabalho, progresso recente e visão detalhada da tecnologia RRAM são apresentados. Revisão de materiais de comutação junto com classificação de modos de comutação e detalhes do mecanismo de comutação é discutida na seção "Memória de Acesso Aleatório Resistiva (RRAM)". A seção "Métricas de Desempenho de Memória de Acesso Aleatório Resistiva (RRAM)" destaca várias métricas de desempenho do RRAM. Características de célula multinível (MLC) do RRAM junto com vários esquemas de operação MLC e seus mecanismos físicos são analisados na seção "Memória de Acesso Aleatório Resistiva Multinível (RRAM)". Discussão detalhada sobre modelagem de dispositivo RRAM é apresentada na seção "Modelagem de Dispositivos RRAM". Na seção "Aplicações do RRAM", várias aplicações do RRAM são discutidas. Finalmente, desafios e perspectivas futuras do RRAM são apresentados na seção "Desafios e Perspectivas Futuras". A distribuição por categoria dos artigos consultados na preparação deste manuscrito de revisão é apresentada na Fig. 2.

Memória de Acesso Aleatório Resistiva (RRAM)

Materiais de Comutação de Resistência

Observou-se que em alguns isolantes, a mudança de resistência ocorre sob aplicação de campo elétrico aplicado. Essa propriedade de mudança de resistência tem sido investigada recentemente para desenvolvimento de futuras memórias não voláteis. O fenômeno de comutação de resistência foi observado numa variedade de óxidos, mas óxidos metálicos binários têm sido extensivamente estudados como material de comutação preferido para futuras aplicações de memória não volátil, principalmente devido à sua compatibilidade com processamento CMOS BEOL. Vários materiais baseados em óxido metálico exibindo comutação de resistência não volátil, como óxido de háfnio (HfO_x), óxido de titânio (TiO_x), óxido de tântalo (TaO_x), óxido de níquel (NiO), óxido de zinco (ZnO), titanato de zinco (Zn₂TiO₄), óxido de manganês (MnO_x), óxido de magnésio (MgO), óxido de alumínio (AlO_x) e dióxido de zircônio (ZrO₂) atraíram mais atenção e foram estudados extensivamente nos últimos anos. Esses óxidos metálicos são depositados geralmente por deposição a laser pulsado (PLD), deposição de camadas atômicas (ALD) e sputtering reativo. No entanto, ALD é um método amplamente preferido devido à sua capacidade de controlar precisamente a espessura e uniformidade do filme fino.

Em dispositivos eletrônicos convencionais, a escolha do material do eletrodo é importante pois atuam como caminhos de transporte para os portadores. Para RRAM, a escolha do material do eletrodo afeta grandemente o comportamento de comutação do dispositivo. Por exemplo, na estrutura cobre/poli(3-hexiltiofeno):[6,6]-fenil-C61-ácido butírico éster metílico/óxido de índio-estanho (Cu/P3HT:PCBM/ITO), comportamento de comutação resistiva estável foi observado; contudo, desapareceu após o eletrodo de Cu ser substituído por eletrodo de Pt. Uma ampla variedade de materiais tem sido utilizada como eletrodos para RRAM. Os materiais de eletrodo podem ser agrupados em cinco categorias baseadas em sua composição, incluindo eletrodos de substância elementar, eletrodos baseados em silício, eletrodos de liga, eletrodos de óxido e eletrodos baseados em nitreto. Os mais abundantes e comumente usados são eletrodos de substância elementar, que incluem Al, Ti, Cu, grafeno, nanotubos de carbono, Ag, W e Pt. Para eletrodos baseados em silício, silício tipo-p e tipo-n são os únicos tipos usados. Eletrodos de liga geralmente estabilizam o comportamento de comutação resistiva e incluem principalmente Cu-Ti, Cu-Te e Pt-Al. Os eletrodos baseados em nitreto mais comuns são TiN e TaN. Eletrodos baseados em óxido são relativamente abundantes, incluindo ZnO dopado com Al, ZnO dopado com Ga e ITO.

A lista de materiais de óxido metálico usados recentemente na fabricação de dispositivos RRAM junto com várias combinações de materiais usados para eletrodo superior e inferior são mostradas na Tabela 2. Uma comparação detalhada dos vários parâmetros também é apresentada. Da ampla variedade de materiais usados, pode-se prever que a comutação de resistência não volátil é amplamente observada em vários tipos de óxidos. A escolha do material para fabricação de RRAM dá-lhe vantagem, pois estruturas metal-óxido-metal (MOM) podem ser facilmente fabricadas utilizando óxidos atualmente usados na tecnologia de semicondutores. O material do eletrodo inferior em RRAM geralmente é platina, que é um pouco difícil de gravar. Para estrutura de dispositivo único, RRAM pode compartilhar o mesmo eletrodo inferior, enquanto para arquitetura crossbar, eletrodos inferiores separados são usados para cada dispositivo. Eles podem ser obtidos por deposição física de vapor e lift-off sucessivamente. O eletrodo superior e a camada de comutação resistiva são depositados usando deposição de camadas atômicas (ALD) ou deposição física de vapor (PVD).

Modos de Comutação de Resistência

Uma memória de acesso aleatório resistiva (RRAM) consiste numa célula de memória de comutação resistiva com estrutura metal-isolante-metal, geralmente referida como estrutura MIM. A estrutura compreende uma camada isolante (I) entre dois eletrodos metálicos (M). O esquema e a vista transversal de uma célula RRAM são mostrados na Fig. 3a e b, respectivamente.

A aplicação de pulso de tensão externo através da célula RRAM permite uma transição do dispositivo de um estado de alta resistência (HRS), ou estado OFF, geralmente referido como valor lógico '0', para um estado de baixa resistência (LRS), ou estado ON, geralmente referido como valor lógico '1', e vice-versa. O fenômeno de comutação resistiva (RS) é considerado a razão por trás dessa mudança de valores de resistência numa célula RRAM. Um RRAM recém-preparado está inicialmente no estado de alta resistência (HRS); para comutar o dispositivo de HRS para LRS, a aplicação de pulso de tensão alta permite a formação de caminhos condutores na camada de comutação e a célula RRAM é comutada para LRS. Esse processo, que ocorre devido à ruptura suave da estrutura metal-isolante-metal (MIM), é usualmente referido como 'eletroformação' e a tensão na qual esse processo ocorre é referida como tensão de formação (V_f). Deve-se notar que a tensão de formação depende da área da célula e da espessura do óxido. Agora, para comutar a célula RRAM de LRS para HRS, o pulso de tensão referido como tensão de RESET (V_reset) é aplicado, permitindo essa transição de comutação, e o processo é referido como processo 'RESET'. O HRS do RRAM pode ser mudado para LRS na aplicação de pulso de tensão. A tensão na qual ocorre a transição de HRS para LRS é referida como tensão SET (V_set) e o processo é referido como processo 'SET'. Para ler eficientemente dados da célula RRAM, uma pequena tensão de leitura que não perturbe o estado atual da célula é aplicada para determinar se a célula está em lógica 0 (HRS) ou lógica 1 (LRS). Como tanto LRS quanto HRS retêm seus respectivos valores mesmo após a remoção da tensão aplicada, RRAM é uma memória não volátil. Dependendo da polaridade da tensão aplicada, o RRAM pode ser classificado em dois tipos de modos de comutação: (i) comutação unipolar e (ii) comutação bipolar. Em comutação unipolar, a comutação (processos set e reset) do dispositivo entre vários estados de resistência não depende da polaridade da tensão aplicada, ou seja, a comutação pode ocorrer aplicando tensão da mesma polaridade mas magnitudes diferentes, como mostrado na Fig. 4a. Em comutação bipolar, por outro lado, a comutação (processos set e reset) do dispositivo entre vários estados de resistência depende da polaridade da tensão aplicada, ou seja, uma transição de HRS para LRS ocorre numa polaridade (positiva ou negativa) e a polaridade oposta comuta a célula RRAM de volta para HRS, como representado na Fig. 4b. Em comutação unipolar, aquecimento Joule é interpretado como o mecanismo físico responsável por romper um filamento condutor durante operação de reset. Em comutação bipolar, por outro lado, a migração de espécies carregadas é a força motriz principal para dissolução do filamento condutor, embora o aquecimento Joule ainda contribua para acelerar a migração. Para garantir que não haja ruptura permanente da camada dielétrica de comutação durante o processo de formação/set do RRAM, uma corrente de conformidade (I_cc) é imposta para o dispositivo RRAM. A corrente de conformidade (I_cc) é garantida geralmente por um dispositivo de seleção de célula (transistor, diodo, resistor) ou por um analisador de parâmetros semicondutores durante testes off-chip.

Mecanismo de Comutação Resistiva

A comutação da célula RRAM baseia-se no crescimento de filamento condutor (CF) dentro de um dielétrico. O CF é um canal com diâmetro muito pequeno, da ordem de nanômetros, que conecta os eletrodos superior e inferior da célula de memória. Um estado de baixa resistência (LRS) com alta condutividade é obtido quando o filamento está conectado, e a alta resistência (HRS) resulta quando o filamento está desconectado com um gap entre os eletrodos. Baseado na composição do filamento condutor, RRAM pode ser classificado nos seguintes dois tipos: (i) RRAM baseado em íons metálicos, também referido como memória de acesso aleatório de ponte condutiva (CBRAM) e (ii) RRAM baseado em filamento de lacunas de oxigênio, referido como 'OxRRAM'. Deve-se notar aqui que CBRAM é às vezes referido como memória de metalização eletroquímica (ECM), enquanto 'OxRRAM' também é conhecida como memória de mudança de valência (VCM).

Em RRAM baseado em íons metálicos, também referido como 'CBRAM', o mecanismo físico responsável pela comutação resistiva baseia-se na migração de íons metálicos e subsequentes reações de redução/oxidação (redox). A estrutura CBRAM consiste num eletrodo superior (ânodo) oxidável, como Ag, Cu e Ni, um eletrodo inferior (cátodo) relativamente inerte, como W, Pt, e uma camada de óxido metálico entre os dois eletrodos. A formação do filamento em tais células de memória ocorre devido à dissolução dos eletrodos metálicos ativos (mais comumente Ag ou Cu), transporte de cátions (Cu⁺ ou Ag⁺) e sua subsequente deposição ou redução no eletrodo inferior inerte. Assim, o comportamento de comutação resistiva deste tipo de RRAM é dominado pela formação e dissolução dos filamentos metálicos.

Para melhor compreender o mecanismo de comutação de CBRAM baseado em íons metálicos, consideremos um exemplo de células RRAM Ag/a-ZnO/Pt. Uma ilustração esquemática geral representando o processo de comutação de célula de memória de ponte condutiva é mostrada na Fig. 5. O estado pristino da célula de memória CBRAM é representado na Fig. 5a. O eletrodo superior (TE) de Ag é um componente ativo na formação do filamento, enquanto o eletrodo inferior (BE) de Pt é inerte. Na aplicação de polarização de tensão positiva ao eletrodo superior de Ag, a oxidação (Ag → Ag⁺ + e⁻) ocorre no eletrodo superior, gerando cátions Ag⁺ que são depositados na camada dielétrica (a-ZnO) a partir do eletrodo de Ag. A polarização negativa no eletrodo inferior de Pt atrai os cátions Ag⁺, e, como tal, a reação de redução (Ag⁺ + e⁻ → Ag) ocorre no eletrodo inferior. Assim, os cátions Ag⁺ são reduzidos a átomos de Ag e acumulam-se até que a ponte condutora seja formada (Fig. 5b–d) e o dispositivo RRAM exibe LRS. Esse processo é referido como 'SET'. Quando a polaridade da tensão aplicada é invertida, o filamento altamente condutor se dissolve quase completamente e o dispositivo está em estado de alta resistência (HRS). Esse processo é referido como 'RESET' e é representado na Fig. 5e.

Em RRAM baseada em lacunas de oxigênio (OxRRAM), o mecanismo físico responsável pela comutação resistiva é geralmente associado à geração de lacunas de oxigênio (V_o²⁺) e subsequente relocação de íons oxigênio (O²⁻), permitindo a formação de filamento condutor entre os eletrodos superior e inferior da célula RRAM. Inicialmente, para a célula RRAM recém-fabricada, o processo de formação, ou seja, ruptura suave do dielétrico, é essencial. Uma vez que ocorre a ruptura suave do dielétrico, átomos de oxigênio são arrancados da rede na aplicação de alto campo elétrico em direção à interface do ânodo e tornam-se íons oxigênio (O²⁻), enquanto lacunas de oxigênio (V_o²⁺) permanecem na camada de óxido. Os íons oxigênio (O²⁻) reagem com materiais do ânodo ou são descarregados como oxigênio neutro não de rede, se metais nobres são usados como materiais para o ânodo, formando uma camada de óxido interfacial. Assim, a interface eletrodo/óxido comporta-se como um 'reservatório de oxigênio'. Em seguida, o acúmulo de lacunas de oxigênio (V_o²⁺) no óxido em massa comuta a célula RRAM para estado de baixa resistência (LRS), pois o filamento condutor (CF) é formado e corrente apreciável flui no dispositivo. Para comutar o dispositivo de volta ao estado de alta resistência (HRS), ocorre o processo de reset, durante o qual os íons oxigênio (O²⁻) migram de volta ao óxido em massa a partir da interface do ânodo e combinam-se com as lacunas de oxigênio (V_o²⁺) ou oxidam os precipitados metálicos do CF, rompendo parcialmente o filamento, comutando assim a célula RRAM de volta para HRS. Para células RRAM exibindo mecanismo de comutação unipolar, a difusão de íons oxigênio (O²⁻) é ativada termicamente pela corrente de aquecimento Joule e, como tal, os íons oxigênio difundem-se da interface ou região ao redor do CF devido ao gradiente de concentração. Também deve-se notar que corrente de reset relativamente maior é requerida em RRAM de comutação unipolar para elevar a temperatura local ao redor do CF. Em RRAM de comutação bipolar, por outro lado, os íons oxigênio (O²⁻) precisam ser auxiliados pelo campo elétrico reverso, pois a camada interfacial pode apresentar barreira de difusão significativa e difusão térmica pura não é suficiente. Deve-se notar que a ruptura parcial do CF ocorre em ambos os casos, comutando a célula RRAM para estado de alta resistência (HRS). Isso é principalmente devido à formação de lacunas de oxigênio (V_o²⁺) e região pobre resultando em gap de tunelamento para elétrons. Para comutar o dispositivo de volta ao LRS (processo SET), o CF reconecta os eletrodos como resultado de ruptura suave na região do gap. Um processo similar de set/reset pode repetir por muitos ciclos.

Baseado na discussão acima, CBRAM, também conhecida como memória de metalização eletroquímica (ECM), baseia-se num eletrodo metálico eletroquimicamente ativo, como Ag, Cu ou Ni, para formar CF baseado em cátions metálicos. O CF em RRAM baseada em filamento de lacunas de oxigênio 'OxRRAM', também conhecida como memória de mudança de valência (VCM), é composto por defeitos de lacunas de oxigênio, em vez de átomos metálicos, devido à migração de ânions dentro do próprio material de armazenamento. Embora o mecanismo de comutação de ambos 'OxRRAM' e 'CBRAM' seja discutido em detalhes, ainda há algum debate sobre os mecanismos de comutação de ambos os tipos de RRAM. Por exemplo, onde o CF começa a crescer no processo set e onde romper no processo reset, e como essas lacunas de oxigênio/átomos metálicos se reúnem para formar o CF. As características corrente-tensão (I-V) de 20 ciclos de comutação consecutivos de estrutura RRAM baseada em Ta/TaO_x/Pt foram investigadas, e clara variação de ambos LRS e HRS para ciclos de comutação consecutivos foi observada. Como resultado, a janela de memória geral diminui, degradando o desempenho geral do RRAM. Essa variabilidade de resistência ciclo a ciclo é atribuída principalmente à formação aleatória do CF, bem como sua ruptura durante as operações set e reset, respectivamente.

Uma comparação de OxRRAM com CBRAM baseada em vários parâmetros operacionais é mostrada na Tabela 3. Essa comparação revela diferença marcante em termos de características de endurance desses tipos de memória RRAM. Essa dissimilaridade ocorre porque os filamentos condutores de CBRAM são compostos principalmente de átomos metálicos, que são relativamente mais fáceis de derivar e difundir comparados a lacunas de oxigênio, causando degradação do tempo de retenção e características de endurance de CBRAM comparado ao OxRRAM. Embora os mecanismos de comutação de ambos os tipos de RRAM sejam diferentes, existem muitas características comuns entre eles. A única diferença significativa é que o endurance para OxRRAM é significativamente maior que o de CBRAM.

Métricas de Desempenho de Memória de Acesso Aleatório Resistiva (RRAM)

Endurance

Memória de acesso aleatório resistiva envolve transições frequentes entre estado de alta resistência (HRS) e estado de baixa resistência (LRS). Cada evento de comutação entre estados resistivos pode introduzir dano permanente e causar degradação do desempenho do RRAM. Endurance é, assim, definido como o número de vezes que um dispositivo RRAM pode ser comutado entre HRS e LRS garantindo uma razão distinguível confiável entre eles. Assim, um teste de endurance determina o número máximo de ciclos set/reset que podem ser comutados efetivamente antes que HRS e LRS não sejam mais distinguíveis. As características de endurance do RRAM são obtidas realizando uma sequência de varreduras I-V numa célula de comutação resistiva e a subsequente extração de R_HRS e R_LRS na aplicação de uma tensão de leitura (tipicamente 0,1 V). Esse método é confiável, pois pode-se obter a comutação correta do dispositivo em cada ciclo; contudo, é muito lento porque o tempo requerido para obter uma varredura I-V pode ser muito alto, particularmente se correntes menores estão envolvidas.

Os ciclos de endurance em célula RRAM baseada em HfO_x mostram forte dependência do tamanho da célula, como representado na Fig. 6a, onde melhor endurance em dispositivo RRAM com maior tamanho de célula é reportado. Além disso, reduzir verticalmente a espessura da camada resulta em degradação do desempenho de endurance para tensão SET em 2,5 V, como mostrado na Fig. 6b. Essa degradação no desempenho de endurance com redução da escala da camada de comutação é resultado do número reduzido de íons na região ativa. RRAM baseada em HfO_x exibe excelente desempenho de endurance de 10⁶ ciclos num array de 1-kb com tamanho de célula de 30 nm sob tecnologia de 0,18 μm, como mostrado na Fig. 6c. Adicionando uma camada extra de AlO_x acima do eletrodo inferior (BE), a estabilidade do array pode ser melhorada ainda mais, pois a imunidade a perturbação de leitura para HRS é aumentada. Para RRAM baseada em TaO_x, degradação no desempenho de endurance com aumento da largura e amplitude do pulso de tensão RESET foi observada na estrutura RRAM Ta/Ta₂O₅/TiN. Uma comparação de eletrodo inferior TiN e Ru na estrutura RRAM Ta/Ta₂O₅/TiN mostra que a causa principal da degradação de endurance é a reação de íons oxigênio com eletrodo TiN. Além disso, endurance melhorado de 10⁹ ciclos de comutação foi obtido sem verificação em estrutura RRAM similar reduzindo a camada Ta₂O₅ para 3 nm e uso de pulso triangular com largura < 5 ns. Para desempenho de array em larga escala, comparação de memória Ta₂O₅ de 2-Mb antes e depois de 10⁵ ciclos de teste de endurance é mostrada na Fig. 6d. As distribuições de corrente de célula mostram pequena variação para ciclos iniciais e finais. Além disso, a corrente de célula para LRS cai abaixo de 50 μA, indicando baixo consumo de potência do array. Dispositivos de comutação resistiva com endurance superior a 10¹² ciclos foram reportados em diferentes tipos de células RRAM envolvendo meios de comutação baseados em óxido de tântalo (TaO_x). Assim, dispositivos RRAM baseados em óxido de tântalo parecem exibir o maior endurance.

Retenção

A retenção de dados de um dispositivo RRAM envolve investigar a estabilidade ao longo de um período de tempo para ambos LRS e HRS após transições set e reset. Em outras palavras, o período de tempo pelo qual uma célula de memória permanecerá num estado particular após operação set/reset determina a capacidade de uma célula de memória reter seu conteúdo. A aplicação de tensão constante (CVS) ao longo do tempo usando uma tensão de leitura baixa (0,1 V) e a medição da curva corrente versus tempo (I-t) para ambos LRS e HRS permite a medição da retenção de estado. Devido à natureza dispersiva dos rearranjos atômicos induzidos no RRAM devido à tensão de set, o longo tempo de retenção em LRS é difícil de obter, enquanto em HRS, a retenção não é preocupação, pois é geralmente o estado natural do dispositivo e RRAM continuará a permanecer nesse estado se nenhum bias (ou bias baixo) for aplicado. A retenção em LRS depende do limite de conformidade durante a transição SET; por exemplo, em RRAMs baseados em mecanismo de comutação de filamento condutor, maior corrente de conformidade produz um filamento condutor mais forte, que é mais estável ao longo do tempo, comparado a menor corrente de conformidade. Um endurance projetado de 10 anos a 85°C foi demonstrado em Ti/HfO₂/TiN. Um método comumente usado para obter endurance do dispositivo é aplicar pulso de leitura a alta temperatura após certos intervalos de tempo (ex: a cada 1 s) e extrapolar a resistência para um período de 10 anos. Embora esse método seja fácil de implementar, tem certas limitações, principalmente devido ao estresse de tensão de leitura aplicado à célula. Um método alternativo é alterar a temperatura e registrar o tempo até o dispositivo falhar. Energia de ativação é extraída plotando o gráfico de Arrhenius e extrapolando para a temperatura de operação. Contudo, a limitação desse método é que é necessário esperar até a falha ocorrer na célula RRAM, sendo assim mais demorado e caro.

As características do dispositivo de RRAM baseada em HfO_x desenvolvida no Instituto de Pesquisa de Tecnologia Industrial, Taiwan, são demonstradas para melhor compreender o funcionamento do dispositivo RRAM. A imagem de microscopia eletrônica de transmissão (MET) do dispositivo RRAM TiN/Ti/HfO_x/TiN com tamanho de célula de 30 nm é mostrada na Fig. 7a. O dispositivo exibe características de comutação bipolar e a curva I-V obtida a 200 μA de corrente de conformidade de set é mostrada na Fig. 7b. O dispositivo apresenta endurance de 10⁶ ciclos de comutação com razão de resistência on/off maior que 100 em condições de programação set/reset de +1,5 V/–1,4 V com largura de pulso de 500 μs, como representado na Fig. 7c.

Uniformidade

Em célula RRAM, a baixa uniformidade de várias características do dispositivo é um dos fatores significativos limitando a fabricação em larga escala. As tensões de comutação, bem como as resistências HRS e LRS, estão entre os parâmetros exibindo alto grau de variação. As variações da comutação de resistência incluem flutuações temporais (ciclo a ciclo) e flutuações espaciais (dispositivo a dispositivo). A natureza estocástica da formação e ruptura do filamento condutor é considerada a principal razão para essas variações. Variabilidade ciclo a ciclo e dispositivo a dispositivo é um grande obstáculo para armazenamento de informação em dispositivos RRAM. A observação de variabilidade ciclo a ciclo é influenciada pela mudança no número de defeitos de lacunas de oxigênio que surgem no CF devido à sua natureza estocástica de formação e ruptura durante o evento de comutação. Devido a essa natureza aleatória do CF, a previsão e o controle preciso da forma do CF torna-se extremamente desafiador. Essa variabilidade piora à medida que o limite de conformidade (corrente de conformidade 'I_cc') é reduzido. Por outro lado, para valores maiores de 'I_cc', a razão entre desvio padrão (σ) e resistência média (μ) é baixa, resultando em menor dispersão de resistência LRS. Isso é atribuído aos maiores defeitos no CF, formando assim um caminho bem definido para condução de corrente.

RRAM também exibe não-uniformidade dispositivo a dispositivo (célula a célula), que também degrada o desempenho da memória reduzindo a margem de memória entre dois estados. A origem dessa variabilidade é atribuída às não-uniformidades no processo de fabricação, como espessura do filme de comutação, danos de gravação e rugosidade de superfície dos eletrodos. Muita pesquisa tem sido conduzida para melhorar a uniformidade do RRAM e vários métodos têm sido explorados. Um dos métodos utiliza o conceito de inserção de sementes de nanocristais que confinam os caminhos do filamento condutor, aprimorando o efeito do campo elétrico local. Em RRAM baseada em Ti/TiO_2−x/Au, a indução de nanocristais de platina (Pt) dentro do TiO_2−x fino resulta em uniformidade aprimorada da célula RRAM. Os nanocristais de Pt limitam o efeito de comutação em regiões com alta probabilidade de geração de lacunas de oxigênio, resultando em uniformidade melhorada. Em outra abordagem, a engenharia da interface eletrodo/óxido pela incorporação de camadas buffer apropriadas é muito útil para alcançar operação uniforme do RRAM. Em RRAM baseada em HfO_x, uma fina camada buffer de Al é inserida entre o eletrodo TiN e a camada de óxido HfO_x. Isso resulta em melhoria significativa da distribuição de tensão de set e da distribuição de resistência, aprimorando a uniformidade do dispositivo. A melhoria na distribuição de tensão SET e resistência do dispositivo RRAM após inserção de fina camada buffer de Al entre eletrodo TiN e óxido em massa HfO_x é representada na Fig. 8. Átomos de Al assumem difundir nos filmes finos de HfO₂, e tendem a localizar lacunas de oxigênio devido à energia reduzida de formação de lacunas de oxigênio, estabilizando assim a geração de filamentos condutores, o que ajuda a melhorar a uniformidade da comutação resistiva.

Além da abordagem de engenharia de materiais, um novo método de programação também foi sugerido para reduzir flutuações. Uma técnica de formação em múltiplos passos foi implementada em RRAM baseada em W/HfO₂/Zr/TiN para minimizar a corrente de overshoot devido a efeitos parasitas. Uma técnica de formação em múltiplos passos resulta na formação gradual do filamento; assim, uma baixa corrente de set/reset é alcançada, melhorando as características de comutação do dispositivo. Vários outros métodos, como formação a tensão constante e formação a quente (geralmente referida como formação a temperatura mais alta), também foram investigados para reduzir efetivamente as variações de resistência. Outro método de alcançar alta uniformidade é aplicar um trem de pulsos em vez de um único pulso a uma célula RRAM. Essa abordagem não apenas resulta em uniformidade melhorada, mas também aprimora a capacidade multinível de uma célula RRAM.

Efeito da Temperatura de Operação e Ruído Telegráfico Aleatório

Para alcançar desempenho confiável do dispositivo RRAM, o efeito da temperatura de operação e ruído telegráfico aleatório (RTN) é investigado. Observa-se que a resistência de ambos os estados LRS e HRS sofre variações devido à mudança de temperatura de operação. O estudo de temperatura de TiN/HfO₂/Ti/TiN foi realizado. Um pulso de tensão positiva de magnitude < 3 V e corrente de conformidade de 1 μA foi aplicado para eletroformação. Uma vez que a formação ocorre, uma tensão de reset (V_reset) < –1 V comuta o dispositivo de volta para HRS (estado OFF). Para comutar o dispositivo de volta para LRS (estado ON), tensão de set (V_set) < 1 V é aplicada.

A operação de reset em dispositivo RRAM tende a mostrar resistência diferencial negativa controlada por tensão (NDR). A operação de reset ocorre abruptamente a baixas temperaturas, enquanto para temperaturas acima da temperatura ambiente, o processo de reset ocorre mais gradualmente. A resistência do dispositivo RRAM no estado pristino, bem como estado ON e OFF em função da temperatura, é representada na Fig. 9a. Comportamento semicondutor é observado para o estado pristino e estado OFF, ou seja, a resistência diminui com aumento da temperatura. Para o estado ON, característica metálica é observada, ou seja, a resistência aumenta com aumento da temperatura. Devido à variação de resistência com mudança de temperatura, R_OFF/R_ON também diminui de um valor de 20 para aproximadamente 5 na faixa de temperatura de 213–413K. Em dispositivos Ti/HfO_x/Pt, diminuição em R_OFF/R_ON foi observada com ciclagem dependente de temperatura. Essa diminuição na razão de resistência foi atribuída ao acúmulo de armadilhas relacionadas a lacunas de oxigênio dentro da camada de óxido metálico HfO₂. Adicionalmente, medições dependentes de temperatura sem operação set/reset foram realizadas para avaliar o impacto da ciclagem I-V na razão R_OFF/R_ON. A tensão de varredura através do dispositivo RRAM foi parada antes de atingir valores de V_set e V_reset. Para resistência do estado OFF (retângulos verdes), dependência de temperatura mais fraca foi observada em contraste à resistência do estado ON (círculos verdes) que exibiu características similares, comparado ao caso de ciclagem. Dessas observações, infere-se que a ciclagem I-V induz dependência de temperatura mais forte, diminuindo a razão R_OFF/R_ON. O efeito da variação de temperatura nas tensões de comutação V_set e V_reset é representado na Fig. 9b. A ligeira variação em V_set com mudança de temperatura indica que não há diferença significativa de temperatura. Para o caso de V_reset, a tendência geral é diminuição do valor de tensão de cerca de 0,2 V com aumento de temperatura na faixa de 233–333K. Também, aumento lento de V_reset é observado para faixa de temperatura de 353–413K.

Ruído telegráfico aleatório (RTN) é outro fator que afeta o desempenho do RRAM. RTN tem sido usado por longo tempo como indicador de desempenho e confiabilidade do dispositivo. RTN diminui a margem de memória entre HRS e LRS devido às extensas flutuações na corrente de leitura durante a operação de leitura. Devido ao efeito de RTN, a margem de leitura, potencial de escalabilidade e capacidade de célula multinível de uma célula RRAM são grandemente afetados; assim, precisa ser investigado para alcançar desempenho confiável. Para investigar o efeito do eletrodo inferior no RTN, uma análise de RRAM Ta₂O₅/TiO₂ foi realizada. Exemplos de sinais RTN complexos em LRS e HRS são representados na Fig. 10. RTN causa instabilidade de leitura no dispositivo RRAM, reduzindo assim a margem de leitura, implementação de armazenamento multibit e dificultando a escalabilidade do dispositivo. O RTN é atribuído ao aprisionamento e desprendimento de elétrons na proximidade do CF em LRS, enquanto ocorre no gap de tunelamento no estado HRS. Embora a física do RTN ainda não seja clara e seja altamente debatida, o aprisionamento e desprendimento de elétrons que inibe temporariamente o transporte de carga é amplamente aceito como mecanismo responsável pela flutuação devido ao RTN. Observa-se que com a diminuição da corrente de operação, a amplitude do RTN aumenta, afetando altamente o nível HRS. Portanto, é necessário garantir margem de resistência adicional para alcançar desempenho confiável. RTN em RRAM tem sido pesquisado extensivamente, embora o mecanismo físico do RTN ainda não seja explicitamente definido. RTN pode ser utilizado como ferramenta para mapear os movimentos de lacunas ativas no RRAM devido à sua variação dependente do tempo. Isso pode ser bastante útil para compreender os mecanismos de falha de outros problemas de confiabilidade.

Memória de Acesso Aleatório Resistiva Multinível (RRAM)

Armazenamento de Célula Multinível (MLC)

Devido ao seu pequeno tamanho físico e baixo consumo de energia, dispositivos RRAM são potenciais para futuras aplicações de memória e lógica. Aumento da densidade de armazenamento está entre os aspectos mais críticos da tecnologia de memória para permitir o projeto de células de memória de capacidade multibit. Estados resistivos múltiplos podem ser alcançados em células RRAM, proporcionando benefícios de soluções de armazenamento de dados não voláteis de baixo custo e alta densidade. Atualmente, muita pesquisa está sendo conduzida na área de RRAM para reduzir dimensões e aumentar a densidade estrutural de arrays de memória. Anteriormente, a densidade de armazenamento de RRAM foi aumentada pela redução do tamanho do dispositivo; contudo, a complexidade envolvida nos procedimentos experimentais limita sua implementação bem-sucedida. Outro método sugerido é empregar arquiteturas crossbar tridimensionais (3D). Dois tipos de arquiteturas de 'RRAM vertical' e 'crossbar' foram propostos; contudo, ambos os tipos de arquitetura requerem procedimentos avançados de fabricação, o que não é desejável. Uma alternativa muito mais simples para aumentar a densidade de armazenamento em dispositivos RRAM é fazer uso de tecnologia de armazenamento de célula multinível (MLC), que permite armazenar mais de um bit por célula sem reduzir as dimensões físicas do dispositivo. Esse MLC é uma das propriedades mais promissoras do RRAM, que pode aumentar significativamente a densidade de armazenamento de memória. Assim, em vez de um único estado de alta e baixa resistência (HRS e LRS), podemos alcançar múltiplos HRS e LRS, sem alterar as dimensões do dispositivo. Contudo, para alcançar operação MLC confiável, o controle preciso sobre a resistência dos diferentes níveis de resistência do RRAM deve ser garantido; caso contrário, o dispositivo sofrerá com variabilidade de resistência e problemas de confiabilidade, principalmente devido à natureza aleatória da formação do filamento condutor durante o processo de comutação.

Métodos para Obter Modos de Célula Multinível (MLC) em RRAM

O comportamento MLC em RRAM torna-o muito útil para aplicações de alta densidade. Para obter comportamento MLC em RRAM, os seguintes três métodos são empregados: (i) alterar corrente de conformidade, (ii) controlar tensão de reset e (iii) variar largura de pulso de operação de programação/apagamento.

MLC Alterando Corrente de Conformidade

O dispositivo RRAM é geralmente operado com configuração de célula 1-RRAM (1R) ou em configuração de célula 1-Transistor 1-RRAM (1T-1R). As características MLC em configuração 1R podem ser obtidas alterando a corrente de conformidade (I_cc) durante operação 'set', enquanto as características MLC em estrutura de célula 1-Transistor 1-RRAM (1T-1R) são controladas variando a tensão no gate do transistor, o que permite o controle de corrente de conformidade (I_cc) durante a operação set de uma célula RRAM. As curvas I-V MLC típicas de célula RRAM baseada em Ti/Ta₂O₅/Pt são mostradas na Fig. 11. À medida que a corrente de conformidade (I_cc) aumenta de 150 μA para 1 mA, seis diferentes LRS são obtidos em I_cc = 150 μA, 200 μA, 300 μA, 500 μA, 700 μA e 1 mA, devido ao aumento na respectiva corrente de LRS (I_LRS), enquanto o HRS é mantido constante e a corrente de HRS (I_HRS) permanece a mesma para todos os níveis de LRS. Para RRAM Ti/Ta₂O₅/Pt, com o aumento em I_cc, a corrente máxima de reset (I_reset) também aumenta, enquanto a tensão de set é quase mantida constante. Também foi observado que a resistência do LRS (R_LRS) diminui enquanto (I_reset) aumenta, devido à formação de filamento mais forte com o aumento em I_cc.

A formação do CF e seu alargamento correspondente com aumento em I_cc é o mecanismo atribuído de multinível por célula (MLC) no modo de corrente de conformidade (I_cc), como representado esquematicamente na Fig. 12. Com o aumento no tamanho do CF devido ao aumento de I_cc, a resistência do CF diminui, resultando em múltiplos níveis de LRS para diferentes valores de I_cc. Também observa-se que I_reset aumenta com aumento de I_cc, pois maior potência é requerida para romper o CF com diâmetro maior.

MLC Controlando Tensão de Reset

As características MLC numa célula RRAM também podem ser obtidas controlando a tensão de reset (V_reset) enquanto (I_cc) é mantida constante. Nesse caso, as curvas I-V MLC típicas de célula RRAM baseada em TiN/HfO_x/AlO_x/Pt aplicando diferentes (V_reset) de −2,1 V, −2,7 V e −3,3 V são mostradas na Fig. 13.

Observa-se que com aumento em (V_reset), a corrente de HRS (I_HRS) diminui; assim, múltiplos níveis de HRS com a mesma resistência LRS são obtidos. Além disso, a tensão de set (V_set) também aumenta à medida que V_reset aumenta, enquanto I_reset permanece quase constante.

A diminuição em I_HRS com o aumento na tensão de reset é primariamente devido ao aumento no gap entre o eletrodo metálico e a ponta do CF, como representado na Fig. 14. Quanto maior a magnitude de V_reset, maior o gap e, assim, maior o valor de resistência. Portanto, o aumento no gap entre a ponta do CF e o eletrodo inferior (BE) com aumento da tensão de reset resulta em múltiplos níveis de resistência de HRS. Observa-se que nos dispositivos em que I_reset mostra mudança gradual na corrente em vez de mudança abrupta durante a operação 'reset', a mudança na resistência HRS em tais dispositivos pode ser devida à diminuição no tamanho do filamento condutor (CF) à medida que V_reset aumenta. Essa abordagem é mais viável praticamente para arquiteturas cross-point, pois requer circuitaria relativamente menos complexa.

MLC Variando Largura de Pulso de Programação/Apagamento

Características MLC também podem ser obtidas variando a largura de pulso de programação/apagamento enquanto a amplitude do pulso é mantida constante. Em RRAM baseada em HfO_x, três níveis de HRS foram demonstrados variando a largura do pulso de reset de 50 ns a 5 μs. Esse método de obter características MLC em RRAM é relativamente mais fácil; contudo, esse esquema é ineficiente energeticamente. Essa desvantagem limita a aplicação desse método para obter características confiáveis na célula RRAM. O maior consumo de energia do dispositivo RRAM foi confirmado na comparação das respostas transitórias entre o controle de amplitude de pulso de reset e controle de largura de pulso. Isso é particularmente devido à maior dissipação de energia indesejada como energia térmica no material de comutação resistiva.

Um resumo de dispositivos RRAM exibindo múltiplos estados de resistência é mostrado na Tabela 4. Como é evidente na tabela, vários dispositivos RRAM com múltiplos estados de resistência foram reportados. Até hoje, contudo, apenas 8 estados de resistência foram demonstrados numa única célula RRAM, seja variando I_cc ou V_reset. Portanto, há enorme escopo para aumentar o número de estados de resistência na célula RRAM, aprimorando assim sua densidade de armazenamento.

Modelagem de Dispositivos RRAM

A modelagem desempenha papel muito crítico no desenvolvimento de dispositivos utilizando tecnologias de semicondutores. Para compreender plenamente a operação do dispositivo e otimizar o desempenho, um modelo preciso é de grande importância. Vários modelos de RRAM com características e precisão variadas foram propostos. Esta seção discute as características e atributos dos vários modelos de RRAM comumente usados e populares.

Modelo Stanford/ASU

Um dos modelos de RRAM baseados em física mais populares é o modelo RRAM Stanford/ASU, proposto por Guan et al. e Chen et al. Este modelo foi aplicado para validar as características de comutação I-V de RRAM HfO₂ e inclui o efeito de aquecimento Joule e mudança de temperatura na comutação de dispositivos RRAM.

Este modelo depende do crescimento do CF dentro de uma camada dielétrica de comutação. O gap do filamento, ou seja, o gap entre a ponta do CF e o eletrodo superior, é a variável de estado interna para este modelo. O crescimento do CF dentro de um dielétrico é atribuído ao movimento de íons oxigênio e regeneração e recombinação de lacunas de oxigênio. Assim, a taxa de mudança do gap do filamento (g) é dada como:

$$ \frac{dg}{dt} = V_{0}.\exp\left(\frac{-E_{a}}{k_{b}.T}\right). \text{Sinh} \left(\frac{qa_{h}\gamma V}{L.k_{b}.T}\right) $$ (1)

onde E_a é a energia de ativação, V é a magnitude da tensão aplicada através do dispositivo, L é a espessura do material de comutação, a_h é a distância de salto, γ é o fator de aprimoramento de campo local, V₀ é a velocidade contendo frequência de tentativa de escape, K_b é a constante de Boltzmann, q é a carga unitária elementar e T é a temperatura do filamento condutor.

A variação espacial no tamanho do gap é contabilizada neste modelo, além das variações que surgem devido à propriedade estocástica do processo iônico. Um sinal de ruído é adicionado à distância do gap para contabilizar essas variações como:

$$ g_{|t+\Delta t} = F \left[ g_{|t}, \frac{dg}{dt} \right] + \delta_{g}\times\tilde{X}(n)\Delta t, n = \frac{t}{T_{GN}} $$ (2)

onde Δt é o passo de tempo de simulação, a função F representa a evolução temporal do tamanho do gap de t a Δt. \(\tilde {X}\)(n) é uma sequência de ruído Gaussiano de média zero. T_GN é o intervalo de tempo após o qual \(\tilde {X}\)(n) muda para o próximo valor aleatório.

A variação no tamanho do gap δ_g depende da energia cinética dos íons e temperatura do filamento como:

$$ \delta_{g} (T) = \frac{\delta^{0}_{g}}{\left\{ 1+\exp \left(\frac{T_{\text{crit}}- T}{T_{\text{smith}}}\right) \right\}} $$ (3)

onde \(\delta ^{0}_{g}\) e T_smith são coeficientes de ajuste para corresponder as curvas de distribuição de resistência aos experimentos e T_crit é uma temperatura limite acima da qual o tamanho do gap muda significativamente.

Este modelo mostra forte dependência de temperatura; assim, há necessidade de contabilizar a mudança de 'T'. Com mudança nas características da célula, a temperatura dinâmica do domínio interno 'T' muda significativamente, enquanto o domínio externo assumido como temperatura uniforme e estável (T_bath), é relacionado como:

$$ c_{p} \frac{dT}{dt} = V(t).I(t) - k(T-T_{\text{bath}}) $$ (4)

onde C_p é a capacitância térmica efetiva do domínio interno, V(t)I(t) representa o aquecimento Joule e k é a condutividade térmica efetiva.

Usando um mecanismo de condução generalizado, a condução de corrente é definida como:

$$ I(g,v) = I_{0}.\exp\left(\frac{-g}{g_{0}}\right)\text{Sinh} \left(\frac{V}{V_{0}}\right) $$ (5)

onde I₀, g₀ e V₀ são parâmetros de ajuste para corresponder resultados experimentais.

Uma das características significativas deste modelo é sua implementação em aplicações neuromórficas e projeto de dispositivo sináptico RRAM, dando ao modelo grande grau de flexibilidade e maior escopo para implementação em vários sistemas neuromórficos.

Modelo Eletrotérmico Físico

O modelo eletrotérmico físico foi desenvolvido por Kim et al. e implementado com RRAM de bicamada baseada em pentóxido de tântalo (Ta₂O₅). Este modelo físico resolve equações diferenciais baseadas no método de solução de elementos finitos. Este modelo também faz uso da abordagem de fenômeno eletrotérmico para modelagem, dando-lhe vantagem em termos de flexibilidade para incorporar solucionador de método de elementos finitos (FEM) para simular o sistema muito accuradamente. Contudo, a desvantagem dessa abordagem é sua dificuldade de implementação para solucionadores de circuito SPICE e Verilog.

Este modelo descreve CF como uma região dopada tendo lacunas de oxigênio como dopantes, com CF estendendo-se do eletrodo superior ao inferior do dispositivo. Para descrever a deriva-difusão da migração de lacunas, este modelo assume que a mesma equação pode ser usada para descrever ambos os processos de íons oxigênio e lacunas. O modelo iônico de Mott e Gurney é empregado aqui para descrever o processo.

Estas equações governam a transformação física do dispositivo durante transições SET e RESET, controlando essencialmente o crescimento e ruptura do CF.

Modelo Físico de Huang

O modelo físico de Huang, desenvolvido por Huang et al., é um modelo físico muito abrangente para dispositivo RRAM, pois leva em conta tanto a largura do CF quanto o gap do filamento ao eletrodo como fatores que afetam a dinâmica da variável de estado. Além disso, distribuição de temperatura também é contabilizada neste modelo.

Processo SET/RESET é considerado resultado de processo de geração/recombinação de íons oxigênio (O²⁻) e lacunas de oxigênio (V₀). Durante o processo SET, CF começa a evoluir da ponta do eletrodo superior (T.E) e alonga-se em raio com aumento da tensão, resultando na largura final 'W' do CF. Este modelo assume forma cilíndrica simétrica do CF. Durante o processo RESET, CF rompe começando do TE até dissolver-se completamente com aumento da tensão. A distância do gap do filamento 'x' é definida como o gap entre a camada do eletrodo ativo (T.E) e a ponta do CF.

Assim, para o processo SET, o parâmetro 'W' atua como variável de estado, enquanto para RESET, o parâmetro 'x' atua como variável de estado. Portanto, dx/dt e dw/dt definem a dinâmica do dispositivo durante a transição SET/RESET.

Este modelo é validado em sistema HfO_x/TiO_x, obtendo-se correspondência bastante precisa entre resultados experimentais e de simulação. Embora este modelo contabilize processos significativos que afetam a operação do RRAM, contudo, tem algumas limitações. A mais crítica é ser incompatível com SPICE e Verilog-A.

Modelo de Dissolução de Filamento

Este modelo foi desenvolvido exclusivamente para dispositivos RRAM unipolares por Russo et al., contudo foi posteriormente modificado para dispositivos RRAM bipolares também. O modelo de dissolução de filamento baseia-se na ruptura do CF sob efeito de mudança significativa de temperatura causada pelo aquecimento Joule.

Uma das vantagens significativas deste modelo é que utiliza equações diferenciais parciais simples para contabilizar a corrente do dispositivo e mudanças de temperatura devido ao aquecimento Joule, bem como a velocidade de dissolução. A condução de corrente dentro do dispositivo é descrita pela equação de Poisson.

O CF é dividido em número de malhas e em cada ponto da malha a temperatura é calculada para descrever a ruptura do CF. A equação de calor de Fourier em estado estacionário descreve esse efeito. A temperatura 'T' do dispositivo aumenta até a temperatura crítica, após a qual o dispositivo é resetado e a dissolução do CF ocorre. O fator de dissolução é modelado. A resistividade do CF é dependente de temperatura.

Software COMSOL Multiphysics é usado para resolver as equações acopladas para este modelo de RRAM devido às suas capacidades multifísicas e habilidade para lidar com tais simulações.

Modelo Bipolar de Bocquet

O modelo bipolar de Bocquet descreve memórias de comutação resistiva baseadas em óxido bipolar utilizando abordagem de modelagem baseada em física. O modelo bipolar de Bocquet descreve o processo de eletroformação do dispositivo RRAM, além de utilizar algumas características do modelo unipolar de Bocquet e modificá-las significativamente de acordo com as características de comutação bipolar. Neste modelo, o raio do CF é a variável de estado interna que governa efetivamente a taxa de comutação.

Para modelar o estágio de eletroformação, o modelo bipolar de Bocquet utiliza taxa de eletroformação (τ_Form) que detalha o mecanismo de conversão para sub-óxido comutável a partir de óxido pristino. A reação eletroquímica redox derivada da equação de Butler-Volmer é usada para descrever a operação SET/RESET. A taxa de comutação é obtida acoplando as equações acima.

O modelo bipolar de Bocquet é um modelo bastante abrangente, pois inclui efeitos de temperatura também. A temperatura local do filamento é acoplada usando equação de calor. Deve-se mencionar que a temperatura aumenta com aumento do raio do CF, resultando em reação auto-acelerada devido a um loop de feedback positivo. A reação auto-limitada, também referida como SOFT reset, por outro lado, ocorre devido à diminuição de temperatura e raio do CF durante operação RESET.

A corrente total fluindo em OxRRAM é a soma das correntes fluindo na área condutiva (I_CF), condução através de sub-óxido comutável (I_sub-óxido) e condução através de óxido pristino não comutado (I_pristino). Soluções discretas são requeridas para implementar o modelo em simulador elétrico. Este modelo contabiliza bem esse aspecto, tornando-o adequado para simulação envolvendo circuitos elétricos. Este modelo implementa equações no simulador de circuito Eldo. Este modelo foi verificado contra caracterização elétrica de sistema baseado em HfO₂. Uma característica importante deste modelo é que pode contabilizar efetivamente variabilidade dispositivo a dispositivo. Uma das maiores limitações deste modelo é a falta de limiar de corrente ou tensão.

Esta seção apresenta em detalhes várias características e features dos modelos de RRAM. Uma análise comparativa dos modelos de RRAM discutidos neste trabalho é apresentada na Tabela 5.

Aplicações do RRAM

RRAM é visto como um dos candidatos mais destacados entre as tecnologias de memória emergentes que tem potencial para reformar a hierarquia de memória, principalmente devido à sua alta velocidade, capacidade de armazenamento de dados não volátil, densidade de armazenamento aprimorada e função de computação lógica. As várias aplicações inovadoras do RRAM são discutidas nesta seção.

Lógica Não Volátil

Os códigos de instrução e dados são transferidos usando barramentos entre várias unidades num sistema computacional com arquitetura von Neumann devido às unidades separadas de computação e memória. Esse processo de transferência de dados resulta em maior consumo de energia e atraso de tempo, comumente referido como 'gargalo de von Neumann'. Para reduzir o impacto do gargalo de von Neumann, o processo de computação que utiliza array crossbar de RRAM é sugerido, que altera as operações de memória e computação no mesmo núcleo. Além disso, para obter alta densidade de integração e baixo custo, a estrutura compacta de dispositivo de dois terminais do RRAM e sua arquitetura de array 4F² são altamente benéficas. Por exemplo, para obter funções lógicas booleanas simples como 'NOT lógico', 'AND lógico' e 'OR lógico', requeremos múltiplos transistores e cada transistor individual ocupa área de 8−10F². Essas funções lógicas podem ser realizadas usando duas ou três células RRAM, resultando em área total aproximada de apenas 10F².

Até hoje, vários métodos foram sugeridos para realizar funções lógicas booleanas. Computação booleana é significativamente mais estabelecida comparada a paradigmas de computação não booleana existentes, como computação neuromórfica e quântica. Portanto, a eficiência energética e de custo de CPU ou MCU pode ser aprimorada sem necessidade de desenvolver novos algoritmos ou software, embora ainda falte solução técnica sobre como implementar tarefas complexas de computação num array crossbar. Assim, a maior parte da pesquisa até hoje foca apenas em demonstração de nível lógico básico, pois torna-se bastante complexo implementar uma unidade de computação inteira usando array RRAM.

Computação Neuromórfica

Para superar o 'gargalo de von Neumann', uma das formas eficazes é a computação neuromórfica inspirada no cérebro, que mostrou potencial promissor numa ampla gama de tarefas complexas e cognitivas, como reconhecimento visual/áudio, direção autônoma e análise de big data em tempo real. Comparada a rede neuromórfica baseada em CMOS, a computação neuromórfica baseada em array RRAM oferece vantagens em termos de armazenamento de pesos on-chip, treinamento online e escalabilidade para tamanhos de array muito maiores. Além disso, a velocidade de processamento do RRAM melhora em três ordens de magnitude, enquanto a taxa de consumo de energia é reduzida em quatro ordens de magnitude.

Para realizar paradigmas de computação neuromórfica implementados em hardware, dois métodos são sugeridos: um entre as estratégias imita a estrutura e mecanismo de funcionamento de redes neurais biológicas, enquanto o outro método trabalha na aceleração dos algoritmos de rede neural artificial (ANN) existentes. Numa rede neural, uma sinapse é usada para transferir spikes entre diferentes neurônios, além de armazenar informação sobre os pesos de transferência. A informação sobre pesos pode ser adquirida através de certas regras de aprendizagem, como plasticidade dependente do tempo de spike (STDP) e plasticidade dependente da taxa de spike (SRDP). Embora alguns trabalhos reportados na literatura tenham tentado emular tais regras de aprendizagem bioinspiradas em dispositivos RRAM, é contudo bastante complicado estender tais tipos de regras de aprendizagem bioinspiradas a uma tarefa complexa, pois o algoritmo teórico ainda está faltando.

Uma abordagem praticamente viável é mapear um ANN diretamente para uma rede neuromórfica baseada em RRAM. Algumas tarefas avançadas, como reconhecimento de padrões e fala, foram demonstradas baseadas neste método. Embora muito promissor, sinapse baseada em RRAM ainda está longe de ser aplicada, pois várias questões como otimização de materiais, supressão de variação, projeto de circuito de controle, arquitetura e algoritmos de projeto para computação analógica precisam ser endereçadas efetivamente.

Aplicação de Segurança

O aspecto de segurança tornou-se mais proeminente com desenvolvimentos rápidos no campo de tecnologia da informação; assim, há necessidade de circuitos integrados de segurança baseados em hardware. Em contraste a circuitos de segurança baseados em lógica CMOS que exploram a natureza aleatória do processo de fabricação de semicondutores, circuitos de segurança baseados em RRAM são mais robustos a ataques de vários tipos devido aos seus mecanismos de comutação completamente aleatórios. Deve-se notar que para aplicações de segurança, maior variação de parâmetros de dispositivo RRAM, como ruído telegráfico aleatório (RTN), variações de resistência e comutação probabilística é desejável, o que é bem diferente de aplicações de memória que requerem menor grau de variação entre numerosos parâmetros.

Uma nova funcionalidade de segurança comumente referida como função fisicamente não clonável (PUF), baseada em RRAM, é proposta para autenticação de dispositivo (PUF forte) e geração de chaves (PUF fraca). Número significativamente maior de pares entrada-saída [também chamados par desafio-resposta (CRP)] são requeridos para PUF forte, enquanto apenas pequena quantidade de CRPs de confiabilidade extremamente alta são requeridos para PUF fraca. Embora PUFs baseadas em RRAM tenham demonstrado desempenho notável; contudo, ainda mais demonstrações práticas e avaliações adicionais são requeridas para trabalhar a maturidade deste novo primitivo no campo de segurança de hardware.

SRAM Não Volátil

Tecnologias de memória volátil como SRAM e DRAM podem consumir mais da metade da potência estática dentro dos atuais chips SoC móveis. Assim, para atingir operações de memória paralelas rápidas, área reduzida e baixo consumo de energia, SRAM não volátil baseada em RRAM (nvSRAM) foi proposta, na qual duas células RRAM são empilhadas sobre oito transistores, formando estrutura 8T2R. Também, memória de endereçamento de conteúdo ternária não volátil (TCAM) com estrutura de célula 4T2R e flip-flops não voláteis com tempo de estresse reduzido e potência de escrita baseados em RRAM foram demonstrados recentemente.

Desafios e Perspectivas Futuras

Nos últimos anos, a pesquisa no campo de tecnologias de memória emergentes cresceu significativamente e vários produtos protótipos de RRAM foram desenvolvidos demonstrando potencial para aplicações de memória embarcada de alta velocidade e baixa potência. RRAM é uma das tecnologias de memória mais promissoras devido às vantagens de estrutura simples, compatibilidade com tecnologia CMOS existente, boa velocidade de comutação e capacidade de escalar para as menores dimensões. De fato, atualmente a tecnologia de memória flash enfrenta dificuldades para reduzir a dimensões menores e, como tal, RRAM está emergindo como potencial substituta, especialmente para aplicações de memória de operação rápida e densidade de armazenamento média.

Um dos aspectos mais críticos que precisa ser minuciosamente investigado é o da confiabilidade do RRAM. Um mecanismo deve ser desenvolvido para garantir a detecção de falha de operação do dispositivo. Também projetar circuitos, ex: projeto de grupo de elementos de teste (TEG) para detecção robusta de sinal, é um dos desafios críticos para o surgimento de dispositivos RRAM. Para alcançar operação de memória de alta densidade em RRAM, a operação 1D1R é essencial. Isso pode ser realizado operando o dispositivo RRAM em modo unipolar. Contudo, na operação unipolar, corrente maior é necessária para o processo de reset comparado à operação bipolar. Isso se deve ao fato de que o efeito térmico desempenha papel significativo no processo de reset unipolar. Assim, para realizar um array RRAM 1D1R de alta densidade, os efeitos térmicos tanto dentro quanto fora de um elemento de memória precisam ser considerados. Também note que até hoje, num único dispositivo RRAM, nenhuma tecnologia reportou simultaneamente comutação rápida, baixa potência e operação estável. Embora o endurance do RRAM tenha sido reportado tão alto quanto 10¹², ainda não é suficiente para substituir DRAM. O RRAM possui velocidade de comutação rápida o suficiente para substituição de DRAM e os materiais usados na fabricação para RRAM são muito similares aos de DRAM, torna-se um desafio crítico melhorar as características de endurance do RRAM. Para melhorar as características de endurance, é necessário controlar o movimento de oxigênio entre o eletrodo e a camada de óxido na interface. Sugere-se inserir a segunda camada metálica na interface, que pode ser facilmente oxidada e atua como reservatório de oxigênio para impedir oxigênio de penetrar no eletrodo durante a comutação de resistência. O desafio mais crítico dificultando o desenvolvimento de RRAM até hoje é a compreensão adequada do mecanismo de comutação do dispositivo, que há muito é debatido por pesquisadores ao redor do globo. O mecanismo de comutação inconsistente de vários dispositivos RRAM reportados acredita-se ser devido a variações no processo de fabricação, e assim, análise mais rigorosa é necessária no futuro para obter melhor compreensão do mecanismo de comutação de dispositivos RRAM. As questões supracitadas precisam ser tratadas efetivamente antes de implementar RRAM em futuras aplicações de memória. Embora RRAM seja altamente atrativo para uso em computações neuromórficas, o maior desafio para industrializar RRAM reside em sua capacidade de lidar com questões de variabilidade, não apenas em condições nominais de operação, mas também em altas temperaturas, antes que possam ser usados em uma ampla variedade de aplicações.

Conclusão

Este artigo de revisão fornece uma breve introdução ao avanço da arquitetura de memória, tendências atuais e limitações, enquanto fornece visão valiosa no campo de tecnologias de memória emergentes. Uma discussão detalhada, destacando a importância do RRAM, sua estrutura, mecanismo de funcionamento e classificação, foi apresentada. Os principais parâmetros de desempenho e seu efeito na operação do RRAM também foram detalhados no manuscrito atual. Um estudo elaborado sobre a capacidade MLC do RRAM, junto com a metodologia, foi apresentado. O manuscrito também discute as características importantes dos modelos de RRAM amplamente aceitos. A implementação do RRAM para várias aplicações importantes, como lógica não volátil, computação neuromórfica, segurança e SRAM não volátil, foi destacada. Embora sucesso significativo tenha sido alcançado na tecnologia RRAM; contudo, mais trabalho é necessário, pois RRAM ainda sofre de vários desafios em termos de alta corrente de operação, razões de resistência mais baixas e problemas de confiabilidade. Mais esforços em pesquisa devem visar desenvolver métodos para alcançar programação/apagamento mais rápidos, menor consumo de energia, aprimorar a densidade de armazenamento implementando capacidade de armazenamento multinível e melhoria no processo de fabricação para uniformidade aprimorada. Além disso, foco renovado deve ser direcionado ao uso de RRAM em aplicações de memória embarcada e lógica não volátil, pois avanços nesses campos são muito mais excitantes e significativos. Com trabalho contínuo e melhorias, é imperativo que dispositivos RRAM serão uma tecnologia de destaque para futuras aplicações de memória não volátil.

Disponibilidade de Dados e Materiais

Não aplicável.

Abreviações

RRAM:

Memória de acesso aleatório resistiva

MLC:

Célula multinível

RTN:

Ruído telegráfico aleatório

DRAM:

Memória de acesso aleatório dinâmica

SRAM:

Memória de acesso aleatório estática

PCM:

Memória de mudança de fase

STT-MRAM:

Memória de acesso aleatório magnetorresistiva de torque de transferência de spin

LRS:

Estado de baixa resistência

HRS:

Estado de alta resistência

MTJ:

Junção de tunelamento magnético

MIM:

Metal-isolante-metal

MoM:

Metal-óxido-metal

PLD:

Deposição a laser pulsado

ALD:

Deposição de camadas atômicas

V_set:

Tensão de set

V_reset:

Tensão de reset

V_f:

Tensão de formação

I_CC:

Corrente de conformidade

CBRAM:

Memória de acesso aleatório de ponte condutiva

OxRRAM:

Memória de acesso aleatório resistiva baseada em lacunas de oxigênio

ECM:

Memória de metalização eletroquímica

VCM:

Memória de mudança de valência

CF:

Filamento condutor

BE:

Eletrodo inferior

TEM:

Microscopia eletrônica de transmissão

I-V:

Corrente-tensão

1T-1R:

1-Transistor 1-RRAM

ANN:

Rede neural artificial

STDP:

Plasticidade dependente do tempo de spike

SRDP:

Plasticidade dependente da taxa de spike

PUF:

Função fisicamente não clonável

CRP:

Par desafio-resposta

nvSRAM:

SRAM não volátil

TCAM:

Memória de endereçamento de conteúdo ternária

TEG:

Grupo de elementos de teste