FETs de 2 nm Fonte-Dreno: Design de Canal-U com Porta Retangular de Alto Desempenho

Resumo

Um novo FET de canal-U com porta retangular (RGUC FET) de alto desempenho para distância extrema integrada entre contatos de fonte e dreno é proposto neste artigo. O RGUC FET apresenta características de sublimiar quase ideais até a distância entre contatos de fonte/dreno (S/D) reduzida a 2 nm. Diferente de outros FETs baseados em canal recuado ou em U, os contatos de porta não precisam ser formados na região recuada, mas apenas em uma camada de espaçador para isolamento entre as duas partes verticais em ambos os lados do canal-U. Suas vantagens estruturais tornam possível aplicação na fabricação de circuitos integrados com maior integração para distância extrema entre contatos de fonte e dreno. As propriedades elétricas do RGUC FET foram investigadas minuciosamente estudando a influência de parâmetros de design incluindo distância horizontal entre contatos S/D, altura de extensão da região S/D, e espessura e material da camada de óxido de porta. As propriedades elétricas do RGUC FET são verificadas por simulação quântica. Comparado a outros FETs multi-porta de canal não-planar, o novo RGUC FET é adequado para maior integração.

Introdução

Como um dos dispositivos mais promissores usados em circuitos integrados (CI) na nanoescala, o transistor de efeito de campo sem junção (JL FET) que apresenta características elétricas notáveis comparado a FETs MOS convencionais baseados em junção, além de sua simplicidade de fabricação, tem sido profundamente estudado nos últimos anos [1,2,3,4]. Embora o aumento da tensão de porta forme a região de acumulação no canal, resultando em maior corrente de ligação [5], a introdução do FET multi-porta (MG) fortaleceu a controlabilidade da corrente fonte-dreno pela tensão de porta, resultando em propriedades de sublimiar muito melhores do dispositivo. FETs JL MG também têm sido amplamente estudados por anos [6,7,8]. Embora o MOSFET gate-all-around de canal vertical mostre desempenho I-V quase ideal com raio de apenas alguns nanômetros, o canal vertical faz com que os contatos de fonte e dreno não possam ser fabricados na mesma camada, tornando o layout de CIs incompatível com tecnologia planar. Além disso, à medida que a fabricação de semicondutores foi forçada a reduzir o comprimento do canal para menos de 10 nm, os FETs MG enfrentam novamente o efeito de canal curto [9,10,11]. Para superar o efeito de canal curto, MOSFETs de canal recuado tornaram-se tópico quente nos últimos anos [12,13,14,15,16]. O trabalho de modelagem e simulação de MOSFETs de canal recuado também é realizado de forma abrangente [17,18,19,20]. Um MOSFET de canal recuado tem partes de canal vertical planar sob ambos contatos de fonte e dreno e uma parte de canal horizontal planar. Ele efetivamente prolongou o comprimento efetivo do canal comparado a MOSFETs convencionais com apenas canal horizontal planar. Para o dispositivo com a mesma distância entre contatos de fonte e dreno, pode ser mais imune ao efeito de canal curto comparado a MOSFETs convencionais com canal planar; no entanto, dados experimentais mostram que o swing de sublimiar de MOSFETs com canal recuado não pode realizar um swing de sublimiar ideal com comprimento efetivo de canal sub-100 nm. Isso ocorre porque, embora o comprimento do canal seja prolongado, a controlabilidade da porta não é fortalecida como nos FETs MG. Deve-se notar que é melhor definir um novo parâmetro geométrico-chave relacionado à descrição de integração, em vez do comprimento do canal. A distância entre contatos de fonte e dreno é mais realista e efetiva porque o objetivo final do design do dispositivo na nanoescala é a realização do melhor desempenho em uma área de chip limitada dada, e o tamanho real do dispositivo está relacionado à largura do canal e à distância entre contatos de fonte e dreno. Para combinar vantagens de ambos FETs MG e MOSFETs de canal recuado, em nosso trabalho anterior, propusemos FETs de porta em sela com canal em U [21,22,23], que promove a controlabilidade da porta à parte de canal horizontal do canal recuado de tipo planar single-gate para tipo 3-D triple-gate. Depois, atualizamos esta característica 3-D triple-gate formada não apenas na parte de canal horizontal mas também em ambas partes de canal vertical. Este dispositivo é chamado de FETs de porta H e canal-U, e o canal recuado é correspondentemente atualizado para um canal tubular 3-D em U também [24]. Como mencionado acima, o objetivo final do design do dispositivo na nanoescala é a realização do melhor desempenho em uma área de chip limitada dada através de otimização. Para realizar um dispositivo otimizado de alto desempenho, tanto a estrutura da porta quanto a estrutura do canal correspondente devem ser bem consideradas e projetadas. Também a complexidade de fabricação deve ser bem considerada. Os dispositivos mencionados acima como o dispositivo de canal recuado, os FETs de sela propostos anteriormente e FETs HGUC têm um terreno comum, uma estrutura sanduíche de óxido de porta/porta/óxido de porta deve ser bem formada na pequena região recuada. Esta característica estrutural limita sua maior promoção de integração. Parece que uma boa forma de promover a integração é simplificar a característica estrutural na região recuada e manter a capacidade de controle da porta à parte de canal vertical e horizontal do canal em U ao mesmo tempo. Para realizar estas características e funções do dispositivo, neste artigo propomos um novo FET de canal-U com porta retangular (RGUC FET) para distância extrema integrada entre contatos de fonte e dreno. Ele tem um canal em U que pode prolongar o comprimento efetivo do canal sem aumentar a distância entre contatos de fonte e dreno. Comparado a outros FETs de canal em U, o RGUC FET tem estrutura interna mais simples na região recuada do canal em U; portanto, pode realizar fabricação mais simples na parte interna da região recuada e menor distância entre contatos de fonte e dreno (maior integração). A estrutura proposta tem melhor controlabilidade da porta e menor corrente de fuga reversa acompanhada de maior razão I_ON/I_OFF. A distância entre contato de fonte e contato de dreno pode ser reduzida a menos de 2 nm. Todas as propriedades elétricas são analisadas por simulações quânticas.

Métodos

A Figura 1a apresenta a vista esquemática 3D do RGUC FET, e Fig. 1b a d são perfis do dispositivo cortados através dos planos A, B, C e D mostrados na Fig. 1a. W é a largura do corpo de silício, t_b é a espessura do corpo de silício, h_in é a altura interna do espaçador na região recuada, h_ex é a altura da região de extensão fonte/dreno, t_ox é a espessura do óxido de porta ao redor do corpo de silício, e t_sp é a espessura do espaçador da camada isolante depositada na região recuada do canal em U que equivale à distância entre contato de fonte e contato de dreno.

a Vista esquemática 3D do RGUC FET. b Perfis do dispositivo cortado através do plano A de a. c Perfis do dispositivo cortado através do plano B de a. d Perfis do dispositivo cortado através do plano C de a

Como a espessura do corpo de silício é menor que 6 nm, simulações quânticas são introduzidas neste artigo em vez de simulações clássicas para obter resultados de simulação mais precisos. Todas as simulações são realizadas usando o TCAD do SILVACO Atlas 3D device simulation, usando modelo de mobilidade dependente de concentração, modelo Shockley-Read-Hall dependente de concentração, modelo de recombinação Auger, modelo de estreitamento de banda, modelo padrão de tunelamento banda-a-banda e modelo de potencial quântico de Bohm [25]. Os parâmetros de simulação estão listados na Tabela 1. As duas partes verticais do corpo são na verdade cubos com quatro lados, as superfícies superiores das quais são cobertas com a região de fonte ou dreno e a superfície inferior ambas conectadas à parte horizontal do corpo. Os três lados externos das partes verticais do corpo são cercados pelo óxido de porta e contato de porta retangular, e o outro lado interno é conectado ao espaçador interno na região recuada. Os quatro lados do corpo horizontal são todos cercados pelo óxido de porta e contato de porta retangular. É conjeturável que a porta retangular tem forte capacidade de controle de efeito de campo tanto no corpo horizontal quanto nas duas partes verticais devido às características estruturais mencionadas acima. E o espaçador interno efetivamente prolonga a distância do caminho mais curto entre contatos de fonte e dreno no silício que poderia eliminar o efeito de canal curto que não pode ser evitado para dispositivos multi-porta com características de canal planar. Comparado a outros dispositivos de canal 3-D [21,22,23,24], a estrutura proposta não precisa de formação de porta na região recuada, o que reduz largamente a complexidade da estrutura interna da região recuada.

Resultados e Discussões

O modelo de potencial quântico de Bohm (BQP) calcula um termo de energia potencial dependente de posição usando uma equação auxiliar derivada da interpretação de Bohm da mecânica quântica. Este modelo é derivado da física pura e permite ao modelo aproximar o comportamento quântico de diferentes classes de dispositivos bem como uma gama de materiais. Os efeitos de confinamento quântico no desempenho do dispositivo, incluindo características I-V, serão então calculados com boa aproximação. Estudos prévios mostram que a corrente de fuga de porta é negligenciável para casos de espessura de óxido maior que 0,5 nm [7, 26].

A Figura 2a mostra as comparações das características de corrente dreno-fonte tensão porta-fonte (I_DS-V_GS) do RGUC FET com diferentes h_ins em escalas logarítmica e linear. A Figura 2b mostra as comparações de swings de sublimiar (SS) e razão I_ON/I_OFF do RGUC FET com diferentes h_ins. Com o aumento de h_in, o caminho vertical de todo o canal de fonte a dreno é continuamente aumentado, então o comprimento efetivo do canal mais curto aumenta gradualmente e o efeito de canal curto enfraquece gradualmente e é finalmente eliminado. O SS pode realizar valor quase ideal de 65 mV/dec para h_in atinge 10 nm. A razão I_ON/I_OFF também aumenta cerca de 35 vezes para h_in aumenta de 2 a 10 nm devido ao SS continuamente diminuído. O h_in prolongado faz a distância do caminho mais curto de fonte a dreno aumentar de 6 a 22 nm, que equivale a 2 h_in + t_sp e é equivalente ao comprimento efetivo do canal da estrutura proposta. Figura 2c e d mostram distribuição 2-D de concentração de elétrons no corpo de silício em estado desligado para o dispositivo com 2 nm e 10 nm h_in, respectivamente. Para o caso de 2 nm, a maior concentração de elétrons na região do corpo horizontal é cerca de 10¹² cm⁻³ e a distância entre contato fonte/dreno e região do corpo horizontal é muito curta. Posteriormente, o bias fonte/dreno afeta seriamente a distribuição de elétrons na região do corpo horizontal; a solução é prolongar o canal vertical que mantém fonte/dreno longe da região do corpo horizontal. Para o caso de 10 nm, na Fig. 2d, vemos que a maior concentração de elétrons na região do corpo horizontal diminui para 10⁹ cm⁻³, e cria uma região totalmente depletada mais ideal para o estado desligado que traz nível muito mais baixo de corrente de fuga.

a Comparações das características I_DS-V_GS do RGUC FET com diferentes h_ins em escalas logarítmica e linear. b Comparações de swings de sublimiar (SS) e razão I_ON/I_OFF do RGUC FET com diferentes h_ins. c Distribuição 2-D de concentração de elétrons no corpo de silício em estado desligado para dispositivo com 2 nm h_in. d Distribuição 2-D de concentração de elétrons no corpo de silício em estado desligado para dispositivo com 10 nm h_in

A Figura 3a mostra as comparações das características I_DS-V_GS do RGUC FET com diferentes t_sps em escalas logarítmica e linear. Figura 3b mostra as comparações de swings de sublimiar (SS) e razão I_ON/I_OFF do RGUC FET com diferentes t_sps. Com a diminuição de t_sp, a distância entre contatos de fonte e dreno são continuamente diminuídas também. A corrente de fuga é principalmente induzida por corrente de tunelamento banda-a-banda. A probabilidade de tunelamento é proporcional à curvatura de banda que pode ser equivalente à intensidade de campo elétrico em um certo ponto. A corrente total de tunelamento é a soma da corrente de tunelamento gerada em cada ponto da região do corpo.

a Comparações das características I_DS-V_GS do RGUC FET com diferentes t_sps em escalas logarítmica e linear. b Comparações de swings de sublimiar (SS) e razão I_ON/I_OFF do RGUC FET com diferentes t_sps. c Distribuição 2-D de campo elétrico no corpo de silício em estado desligado para dispositivo com 2 nm t_sp. d Distribuição 2-D de campo elétrico no corpo de silício em estado desligado para dispositivo com 0,5 nm t_sp. e Distribuição 2-D de concentração de elétrons no corpo de silício em estado desligado para dispositivo com 0,5 nm t_sp

Figura 3c e Fig. 2d mostram distribuição 2-D de campo elétrico no corpo de silício em estado desligado para dispositivo com 2 nm e 0,5 nm t_sp, respectivamente. Para uma espessura de espaçador maior ou um bias tensão dreno-fonte (V_DS) menor, a intensidade de campo elétrico na interface entre o espaçador na região recuada não é forte o suficiente para produzir grande quantidade de corrente de fuga. A intensidade de campo elétrico mais forte aparece perto da interface entre o óxido de porta e a parte vertical do corpo, que é decidida por V_GD. No entanto, se a distância fonte-dreno é diminuída para menos de 1 nm (menor que a espessura do óxido de porta), a intensidade de campo mais forte aparece perto da interface entre o espaçador na região recuada e as duas partes verticais do corpo. Pode-se ver que quando t_sp é menor que 1 nm, para um V_DS maior (0,5 V por exemplo), a corrente de fuga é quase independente do bias de porta e principalmente decidida pelo V_DS. O SS é quase independente de t_sp e mantém valor quase ideal de 65 mV/dec para caso h_in = 10 nm até t_sp menor que 2 nm. A razão I_ON/I_OFF mantém 10⁸ até t_sp = 2 nm e é seriamente degradada para t_sp menor que 2 nm devido ao aumento de corrente de fuga induzido pelo forte campo elétrico aparece perto da interface entre o espaçador na região recuada e as duas partes verticais do corpo. A intensidade de campo elétrico do corpo de silício na região do corpo é compreensivamente aumentada para o caso de 0,5 nm t_sp. Figura 3e mostra distribuição 2-D de concentração de elétrons no corpo de silício em estado desligado para dispositivo com 0,5 nm t_sp. Comparado com Fig. 2d, vê-se claramente que a concentração de elétrons na região do corpo horizontal é aumentada de 10⁹ para 10¹⁰ cm⁻³. Além disso, a dimensão de 0,5 nm de espessura do espaçador é muito próxima a uma monocamada molecular, que pode causar dano à propriedade de isolamento da camada de espaçador em algum grau. Devido à razão mencionada acima, t_sp é sugerido ser 2 nm para design de alta integração e baixo consumo de potência com baixa fuga.

Figura 4 mostra o I_DS-V_DS do RGUC FET proposto com estrutura otimizada sob diferentes.

I_DS-V_DS caracteristica do RGUC FET proposto com parâmetros de dispositivo otimizados

V_GS valores, o SS do qual é cerca de 63 mV/dec, e o ION/IOFF é 10⁹ ~ 10¹⁰. A corrente de saturação aumenta conforme V_GS aumenta.

Conclusões

Um novo RGUC FET com alta integração e alto desempenho é proposto neste artigo, que apresenta swings de sublimiar baixos e maior razão I_ON/I_OFF. A distância entre contatos de fonte/dreno (S/D) pode ser reduzida a 2 nm, com características quase ideais como SS, corrente de fuga reversa e razão I_ON/I_OFF. Todas as propriedades elétricas são simuladas com modelos quânticos para garantir resultados mais precisos.

Abreviações

BQP:

Potencial quântico de Bohm

FET:

Transistor de efeito de campo

h _ex :

Altura de extensão do espaçador entre região S/D

h _in :

Altura interna do espaçador na região recuada

I _OFF :

Corrente desligada

I _ON :

Corrente ligada

JL:

Sem junção

MOS:

Semicondutor de óxido metálico

N _D :

Concentração de dopagem

RGUC:

Porta retangular canal-U

S/D:

Fonte/dreno

SS:

Swing de sublimiar

t _bh :

Espessura do corpo horizontal

t _bv :

Espessura do corpo vertical

t _gate :

Comprimento vertical da porta

t _ox :

Espessura da camada de óxido de porta

t _sp :

Espessura do espaçador entre região S/D

V _DS :

Tensão dreno-fonte

V _GS :

Tensão porta-fonte

W:

Largura do corpo