Veja a série RTOS Revealed Este artigo continua a análise dos semáforos. Serviços Utilitários de Semáforo Nucleus RTOS oferece quatro chamadas de API que fornecem utilitários essenciais para gerenciamento de semáforos: resetar semáforo, recuperar informações detalhadas, contar total de semáforos

Veja a série RTOS Revealed Mailboxes foram introduzidas em artigo anterior como um dos mecanismos mais simples de comunicação inter-tarefa no Nucleus SE — logo após signals. Elas oferecem forma de baixo custo e altamente flexível de transferir dados simples entre tarefas. Usando Mailboxes No Nucleu

Desde sua estreia em 2011, a arquitetura ARMv8 tornou-se ubíqua em dispositivos móveis. Previsões do CEO da ARM Limited projetavam que processadores ARMv8 capturariam até 25% do mercado global até 2020. Naturalmente, suporte de software seguiu o mesmo caminho, evoluindo herdando recursos e princípio

Nota do Editor: Max está ativamente buscando sugestões para calculadoras e solucionadores eletrônicos para aprimorar o toolkit do EEWeb. Deixe-nos saber quais ferramentas você acredita que merecem um lugar em nossa lista curada. Ocasionalmente, uma faísca brilhante de inspiração ilumina o dia — a re

Como alguém que lançou e apoiou uma variedade de projetos de crowdfunding, frequentemente recebo consultas de criadores buscando agilizar seus protótipos. Uma dessas mensagens veio de Forrest Bao, que anunciou um projeto open-source que promete eliminar a necessidade de fios jumper entre Arduino e p

À medida que conversores analógico-digitais (ADCs) de alta velocidade aumentaram em taxa de amostragem, também aumentou o problema de erros de código — também conhecidos como sparkle codes — nos dados de saída do ADC. Um erro de código é definido como erro no código de saída de um ADC que excede um

No meu artigo anterior, Fundamentos dos modos de baixa potência do Arm Cortex‑M, descrevi os estados básicos de baixa potência disponíveis em todo processador Cortex‑M e como usar as instruções WFI e WFE para entrar em sleep. A próxima pergunta lógica é: como esses modos são implementados em microco

Potência é o maior impulsionador de custo no design de semicondutores. Um chip que consome mais energia requer baterias maiores e mais caras para dispositivos portáteis, soluções de resfriamento de maior grau e sistemas de distribuição de potência mais robustos. Esses componentes adicionais elevam c

A eletrônica atual demanda pacotes compactos, de baixa potência, que integram processamento de sinal, sensores, imagem e gerenciamento de energia — tudo dentro de dimensões cada vez mais apertadas e às vezes em substratos flexíveis. Esses requisitos desafiam PCBs rígidos tradicionais, empurrando des

Desde o alvorecer do design eletrônico, bugs são inevitáveis, e a depuração tem sido a disciplina essencial para lidar com falhas e erros, determinando quais prevalecerão — e quão completamente. A tecnologia de depuração evoluiu tão fascinantemente quanto os designs que suporta. De abordagens simple

Em designs VLSI modernos, um mecanismo de reset confiável é essencial para estabelecer estado de inicialização conhecido. Este artigo examina os desafios de coordenação entre resets assíncronos e clocks síncronos, e apresenta estratégias comprovadas para ambientes ASIC e FPGA. Resets assíncronos são

Introdução Resets assíncronos são a primeira linha de defesa em circuitos VLSI, garantindo que toda lógica síncrona inicie de um estado conhecido após power-up. Quando a liberação do sinal de reset não é cuidadosamente coordenada com domínios de clock, designers podem encontrar falhas intermitentes

Existe uma vasta gama de Sistemas Operacionais em Tempo Real (RTOS) disponíveis online (veja lista curada aqui). Infelizmente, muitos desses projetos agora estão abandonados ou não são mais mantidos. Dos poucos que permanecem ativos, a maioria visa um único microcontrolador ou uma família restrita d

Recentemente, Brian Bailey convocou uma mesa-redonda que culminou no artigo em duas partes Supporting CPUs + FPGAs. Especialistas debateram a realidade emergente de sistemas que fundem FPGAs com CPUs, destacando como novos fluxos de design capacitam desenvolvedores de software a levar plataformas CP

Há mais de uma década, acompanho a evolução da Achronix — desde tecidos FPGA assíncronos pioneiros até as atuais soluções embutidas de ponta que entregam desempenho rivalizando com dispositivo síncrono de 2 GHz, mas com gama de aplicações muito mais ampla. Em 2013, a Achronix lançou a família Speeds

Hearables e fones estéreo verdadeiramente sem fio estão ganhando força rapidamente, mas seu potencial total permanece amplamente inexplorado. Esses dispositivos compactos prometem redefinir como interagimos com o ambiente — oferecendo audição aprimorada, entretenimento mais rico e maior segurança no

Nota do Editor: O design de PCB sem fio pode comprometer até os melhores planos se a linha de alimentação RF não for projetada corretamente. Este artigo, adaptado do EEWeb, detalha como o Grupo de Integridade de Sinal da Arira Design abordou um GCPW (guia de onda coplanar aterrado) de 5 GHz que esta

Nos últimos anos, avanços no reconhecimento automático de fala (ASR) transformaram a voz de uma novidade em interface primária para inúmeros dispositivos. A IEEE Spectrum apelidou 2017 de ano do reconhecimento de voz, e o ZDNet reportou na CES que a voz é a próxima grande interface de computador. Aq

Ao longo da minha carreira, projetei inúmeras soluções FPGA para uma ampla gama de aplicações. Infelizmente, também precisei resgatar vários projetos que haviam saído dos trilhos. Embora cada caso envolvesse aplicações e equipes distintas, surgiu um padrão recorrente: esses projetos compartilhavam c

5G — a quinta geração de redes móveis — está se movendo rapidamente de conceito para realidade. Embora implantações iniciais tenham começado em 2020, os padrões ainda estão evoluindo, e muitas especificações permanecem em fluxo. Mas o que exatamente o 5G promete? A NGMN Alliance descreve vários indi