CSIR: Monitoramento em Tempo Real de Carga de Plasma para Fabricação BEOL de FinFET

Resumo

Um dispositivo novo para monitoramento de dano induzido por plasma no processo back-end-of-line (BEOL) com capacidade de separação de carga é proposto e demonstrado pela primeira vez. Este novo registrador in situ de separação de carga (CSIR) pode rastrear independentemente a quantidade e polaridade dos efeitos de carregamento de plasma durante o processo de fabricação de circuitos avançados de transistor de efeito de campo de aleta (FinFET). Não apenas revela os níveis de carregamento de plasma em tempo real e in situ nas antenas, mas também separa efeitos de carregamento positivo e negativo e fornece duas leituras independentes. À medida que tecnologias CMOS avançam para linhas metálicas mais finas no futuro, o novo esquema de separação de carga fornece uma ferramenta poderosa para otimização de processo BEOL e melhorias adicionais de confiabilidade do dispositivo.

Introdução

Processos aprimorados por plasma são amplamente usados na formação de circuitos de transistor de efeito de campo de aleta (FinFET), que são compostos por muitas estruturas de alta razão de aspecto e linhas metálicas finas. Durante a fabricação, etapas de gravação e deposição para realizar estas composições 3D podem levar a estresse significativo induzido por plasma nos dispositivos FinFET. À medida que a tecnologia CMOS FinFET avança, a largura e passo da linha metálica reduzem mais agressivamente que sua altura, impulsionando a necessidade de formar trincheiras de alta razão de aspecto definidas por linhas extremamente finas. Inevitavelmente, isto promove a severidade do dano induzido por plasma (PID) nos transistores, e seu efeito correspondente na confiabilidade do circuito torna-se uma das principais preocupações no desenvolvimento de tecnologias FinFET. Na formação de contatos pequenos, vias e linhas metálicas finas, plasma de alta potência e alta seletividade são geralmente aplicados. Além disso, na gravação da aleta em massa, sputtering de íons reativos na superfície da aleta pode levar a defeitos na aleta em massa, críticos para as características dos transistores. Para permitir porta metálica de aleta e estruturas de interconexão densas, pilhas metálicas complexas são mais frequentemente usadas em tecnologias FinFET avançadas. Além disso, dielétrico de porta high-k usado em tecnologia avançada geralmente leva a aprisionamento induzido por estresse aprimorado após processo de plasma. Durante carregamento de plasma, caminho de descarga através de aletas estreitas e para o substrato pode levar a níveis de estresse mais não-uniformes através de um wafer inteiro. O estresse induzido por plasma no óxido de porta do transistor é conhecido por resultar em degradação adicional da integridade do dielétrico de porta.

O dano induzido por plasma no filme dielétrico de porta pode levar a degradação de desempenho em cenários de carregamento altamente não-uniformes, até perda de rendimento, como resultado de falhas de confiabilidade. Assim, em tecnologias FinFET avançadas, dispositivos de teste com estruturas de antena ampliadas são geralmente usados para monitorar efeitos PID, que fornecem feedbacks para otimização de processo adicional.

A medida mais comum e amplamente usada de PID é a característica time-to-breakdown de amostras de teste com grandes estruturas de antena. O dano latente nestes padrões PID são tipicamente refletidos medindo a degradação tempo-dependente das camadas dielétricas de porta, portanto, falhando em dar feedback em tempo real dos processos de plasma. Além disso, dispositivos de teste convencionais não podem dizer as fontes e a polaridade da taxa de carregamento induzida por plasma e ou acúmulo de potencial máximo na antena. Um registrador PID com porta flutuante acoplada por estrutura de antena foi proposto com capacidade de detecção in situ em nosso estudo prévio. Neste trabalho, propusemos um registrador PID revisado com uma característica de separação de carga. Através de um diodo direto e um diodo reverso conectados a uma estrutura de antena comum, o novo design fornece caminhos separados para cargas positivas e negativas. Portanto, níveis de carregamento de ambas as polaridades podem ser independentemente registrados. Este novo registrador in situ de separação de carga (CSIR) requer apenas pequenas antenas e permite estudo futuro de efeito de carregamento de plasma em processos middle-end of the line (MEOL).

Métodos

Polaridade de Carregamento de Plasma

Estudos prévios relataram que, durante processo de gravação na formação de camadas poli ou metálicas, a inhomogeneidade do plasma bem como variações do potencial da antena podem levar a diferença drástica na taxa de carregamento ou mesmo as polaridades podem mudar em diferentes locais. O macro-ambiente na câmara de plasma e micro-padrões podem ambos afetar a distribuição de taxas de carregamento em um wafer. Nomeadamente, a taxa de carregamento de plasma em gravação back-end-of-line (BEOL) varia espacial e temporalmente. Durante processos de plasma de radiofrequência (RF), a superfície do wafer coleta corrente de carregamento, J_p, que é composta de uma corrente iônica J_i e uma corrente eletrônica J_e. A corrente iônica é quase constante com o tempo e é determinada pela densidade iônica J_i e velocidade de Bohm. Como o potencial de plasma V_p(t) é mais alto que o potencial de porta V_G na maior parte do tempo, a corrente eletrônica flui apenas durante curtos períodos quando o potencial de plasma está próximo ao seu mínimo. Durante processo Q_FG, a tensão de porta pode aumentar ou diminuir sobre muitos ciclos RF, dependendo de qual componente das correntes é maior, até que um estado estacionário de tensão de porta seja alcançado quando a corrente de tunelamento balanceia J_p na antena. Como mostrado na Fig. 1, a distribuição da taxa de carregamento de plasma, J_P(x,y,t), através do wafer durante processo de gravação em diferentes estágios muda tanto em magnitude quanto em polaridades, onde pode ser expressa como na Eq. (1) onde J_e representa densidade de corrente eletrônica, e J_i representa densidade de corrente iônica.

As diferentes polaridades de carregamento de plasma resultam em carga de antena positiva ou negativa, Q_P, acumulada em diferente tempo e local. Para esclarecer, no tempo t₁, um J_p negativo leva a carga de antena negativa Q−. No t₂, um J_p positivo induz uma carga de antena positiva Q+ no local idêntico no wafer, como ilustrado na Fig. 1. Assim, carga positiva ou negativa pode acumular na mesma antena em diferentes tempos durante o processo de gravação. De relatórios prévios, os níveis de pico de J_e e J_i são em torno de −0,15 e 0,35 mA/cm², respectivamente. Foi encontrado que estresse de porta DC e AC/bi-direcional em FinFET n-canal e p-canal resulta em diferentes danos latentes ao filme dielétrico de porta. Altas tensões com polarização DC positiva ou negativa e tensão AC com frequência de comutação de 0,1 Hz são aplicadas a amostras de teste FinFET convencionais, respectivamente. Como mostrado na Fig. 2, o time-to-breakdown (T_BD) de um transistor estressado por carregamento positivo, negativo e estresse de porta em ambas direções são comparados. Os resultados indicam que estresse de porta DC causará pior dano nas amostras, enquanto estresse de porta AC resulta em dano menos severo a estes transistores, como sugerido pelo T_BD mais longo para amostras submetidas a estresse bi-direcional. A Figura 2 também mostra que a degradação do óxido depende não apenas da polaridade de carregamento, mas também do tipo de poços sob transistores n-canal e p-canal, o que é esperado ser causado pela diferença nos caminhos de descarga destes dispositivos de teste durante o processo. Portanto, detector PID convencional, que usa T_BD como indicador para severidade de dano não pode refletir o nível de carregamento de plasma durante o processo. Por outro lado, o registrador de carregamento de plasma proposto em nosso trabalho anterior registra o nível de estresse injetando ou ejetando elétrons de/para uma porta flutuante (FG) acoplada por uma antena coletora de carga. Os dados registrados, carga de porta flutuante (Q_FG), é lida subsequentemente após fabricação. A gravação é então medida por deslocamento de tensão de limiar no transistor de leitura, cujo canal é controlado e dirigido pela mesma porta flutuante. O potencial elevado na antena com Q_P do carregamento de plasma pode induzir tanto tensão de antena positiva quanto negativa durante a formação de uma única camada metálica. Além disso, para diferentes camadas metálicas, diferentes parâmetros de fabricação são usados. Por exemplo, tempo de gravação, químico usado e temperaturas da câmara podem variar. Estes parâmetros podem afetar a distribuição de carga da antena através de um wafer durante gravação. Em outros casos, um transistor com conexões a múltiplas camadas metálicas sujeito a sequências de carregamento de plasma ainda mais complexas, como ilustrado Fig. 3a.

Em diferentes estágios do processo BEOL, a corrente de carregamento de plasma em uma antena particular pode alternar entre corrente iônica e eletrônica, i.e., o Q_P líquido também pode mudar de positivo para negativo. As gravações em amostras com antena consistindo de metal 2, metal 3, metal 4 e múltiplas camadas metálicas são resumidas na Fig. 3b. Dados sugerem carregamento líquido de uma única camada metálica em uma mudança particular de polaridade de camada para camadas. Além disso, o efeito de média encontrado no Q_FG das amostras com estruturas de antena de múltiplas camadas metálicas é ainda suportado pelos dados medidos na Fig. 3b. Com tanto V_G positivo quanto negativo na antena, o Q_FG final será então média por injeção e ejeção de elétrons de/para o FG que podem ocorrer sequencialmente. Este efeito de compensação limitará o registrador a revelar as reais condições de estresse que um dispositivo experimentou durante processos de plasma. O CSIR revisado é projetado para abordar o problema de como registrar individualmente efeitos de carregamento positivo e negativo sem interferência e fornecer dados mais detalhados sobre a situação de carregamento na câmara de plasma.

Padrão de Teste para Separação de Carga

Nesta pesquisa, o carregamento de íons positivos e carregamento de elétrons negativos na antena podem ser separados com um novo registrador in situ de separação de carga (CSIR) proposto, como ilustrado na Fig. 4a. Um CSIR consiste em duas portas flutuantes, FG₁ e FG₂ que registram os diferentes tipos de efeito de carregamento separadamente. A estrutura de antena conecta-se às duas portas de acoplamento através de um diodo direto (D1) e um diodo reverso (D2), respectivamente. Na metade esquerda da estrutura, as cargas positivas fluirão para a porta de acoplamento 1 (CG₁) através de D1. Quando CG₁ é positivamente carregada, a tensão é acoplada à porta flutuante através dos slots de contato em ambos os lados. A porta flutuante será negativamente carregada à medida que elétrons injetam do substrato. A metade direita da estrutura por outro lado é o caminho de carregamento negativo, permitindo corrente fluir da antena para a porta de acoplamento 2 (CG₂) através de D2, resultando em Q_FG positivo. A Figura 4b mostra ainda a vista transversal do CSIR com diodos pn on-chip, direcionando os caminhos de carregamento positivo e negativo para as portas de acoplamento separadas, CG₁ e CG₂, que acoplam o potencial na antena à FG₁ e FG₂, respectivamente.

Quando a metade esquerda do registrador são habilitadas no CSIR sob uma antena positivamente carregada, a metade direita é inativa pois a carga é bloqueada pelo diodo reverso, e vice-versa. Ambos diodos on-chip são compostos de n+/p-poço. Para D2, para sustentar tensão negativa em seu p-poço, a região p precisa ser cercada por um deep n-poço, bloqueando o caminho de carregamento diretamente para o substrato. A distribuição de potencial simulada na transversal em um CSIR sob períodos de carregamento positivo e negativo da antena é mostrada na Fig. 5a e b, respectivamente. Assumindo que o potencial em uma antena atinge 5 V, através do diodo na esquerda, carga positiva flui para a porta de controle na esquerda, que resulta em uma alta tensão positiva (V_CG1). Ao mesmo tempo, carga positiva é bloqueada pelo diodo na direita, resultando em um V_CG2 próximo a zero. A diferença de potencial nas duas portas de controle são verificadas pelos contornos de potencial simulados na Fig. 5a. O efeito de carregamento negativo na antena é mostrado na Fig. 5b. Perfis de potencial simulados verificam que os diodos pn on-chip podem efetivamente direcionar e bloquear o potencial para CG₁ e CG₂, complementarmente, como projetado. Desta forma, efeitos de carregamento positivo e negativo correspondentes a diferentes fontes nos tratamentos de plasma podem ser independentemente obtidos, prevenindo problemas de compensação e interferência de carga no detector.

Resultados e Discussão

O deslocamento de tensão de limiar medido (ΔV_T) no dispositivo controlado por FG₁ com diodo direto e aquele por FG₂ com diodo reverso e amostras sem diodo são comparados na Fig. 6. Dados ao longo da linha central de um wafer revelam que um registrador com uma única porta flutuante está sujeito a neutralização de carga mesmo dentro do processamento de uma única camada metálica. O efeito de média de um registrador sem diodo prova que as taxas de carregamento de pico não serão refletidas verdadeiramente. Por outro lado, leituras do novo CSIR podem fornecer níveis de carregamento positivo e negativo, independentemente. Para investigar ainda o efeito de carregamento de plasma na formação do metal 2 (M2), a carga coletada em FG₁ e FG₂ do CSIR de cada die pode ser independentemente calculada pela Eq. (2),

onde Q_FG é a carga na porta flutuante. C_T é a capacitância total da porta flutuante, como ilustrado na Fig. 7. ΔV_T é o deslocamento de tensão de limiar detectado no portão de leitura do registrador, enquanto α_RG é a razão de acoplamento do portão de leitura.

Quando a carga da porta flutuante é inicialmente zero e Q_FG atinge o nível saturado quando o campo elétrico através da camada dielétrica de porta é reduzido a zero, o potencial final da porta de antena no final de um processo de plasma pode ser expressado como seguido,

em que, V_ANT é potencial da porta de antena por carregamento de plasma e α_ANT representa a razão de acoplamento à porta flutuante da porta de antena. V_FB é a tensão de banda plana do portão metálico para o fin-substrato. Sob um tempo de processo dado, a densidade média de corrente de carregamento de plasma, J_p pode ser então projetada pela Eq. (4).

onde Δt é a duração de um processo de plasma e C_ANT é a capacitância total da antena metálica, enquanto A_ANT é a área de carregamento de uma antena. Todos os parâmetros usados nos cálculos acima são resumidos na Tabela 1.

A distribuição de taxas de carregamento positivo e negativo através de um wafer durante processamento das camadas metálicas superior (metal 9) e inferior (metal 2) são comparadas na Fig. 8. Implica que carregamento na estrutura de antena é mais proeminente em níveis metálicos mais altos (metal 9), porque no metal 9, sua maior energia de plasma causa J_p a ser maior que J_p do metal 2 em termos de magnitude. Também, dados sugerem que tanto taxas de carregamento eletrônico quanto iônico atingem pico ao redor do centro para ambos os casos. Como esperado, dies próximos ao centro do wafer experimentam alto nível de carregamento, que pode ser atribuído ao caminho de descarga mais longo durante tratamento de plasma. Este efeito de localização é encontrado idêntico para ambas condições mais dominantes de carregamento eletrônico e iônico. As taxas de carregamento de plasma projetadas, J_P(x,y), médias sobre a formação de uma única camada metálica, metal 2 (M2) e metal 9 (M9), são comparadas na Fig. 9. Estes mapas de wafer revelam que a taxa de carregamento eletrônico parece estar em um platô exceto na borda, enquanto taxas de carregamento iônico mostraram maior variação na seção central do wafer. No futuro, estes mapas de wafer sob diferentes condições de processamento são esperados para fornecer insights à câmara de plasma, ou diretrizes de otimização adicionais por melhor compensação dos efeitos de carregamento.

Efeito da Razão de Antena

Dispositivos tradicionais de monitoramento PID são tipicamente projetados para amplificar o efeito PID conectando os portões do transistor diretamente a uma grande antena, avaliando níveis de estresse pelo aumento do Q_P total esperado para ser descarregado através de uma pequena região de canal. Razão de antena (AR) é proporcional à densidade de corrente de estresse através do dielétrico de porta durante processos de plasma. Grande Q_P na antena é conhecido por induzir dano latente e/ou armadilhas na camada dielétrica, que ultimamente levam a degradação de confiabilidade. Como esperado, AR mais alto em FinFETs convencionais eleva significativamente os níveis de estresse, causando uma degradação T_BD mais severa, ou seja, falha do dispositivo dentro de um período mais curto de operação, veja Fig. 10. Por outro lado, em um CSIR, o nível de carregamento de plasma registrado como carga de porta flutuante, Q_FG, mostra muito pouco efeito de antena. Ou seja, não responde a aumento de área de antena, como revelado pelos dados resumidos na Fig. 11.

No novo registrador baseado em porta flutuante CSIR, razão de antena (AR) afetará o potencial de pico nas portas de acoplamento durante carregamento de plasma. Em tecnologias escaladas, as capacitâncias parasitas na conexão e estrutura de acoplamento são esperadas para reduzir, levando a menor sensibilidade AR nos resultados de gravação. As razões para levar a tal diferença óbvia para efeito AR entre CSIR e detectores convencionais são as seguidas. Nestes registradores de porta flutuante, a carga acumulada na antena, Q_P não será descarregada através da área de canal. Q_P aumentado eleva V_CG, levando a injeção ou ejeção de elétrons de/para as portas flutuantes. Como mostrado na capacitância simulada na Fig. 11a, a capacitância da antena, C_ant, aumenta proporcionalmente à área da antena, A_ant. Com a corrente de carga total diretamente proporcional à área da antena, AR aumentado em um CSIR não afetará o potencial na antena. Dados de medição revelam que o nível Q_FG permanece aproximadamente o mesmo para CSIR com AR excedendo 100×.

Esta característica não apenas economiza área de padrão de teste, mas também permite encontrar J_P(x,y) com maior resolução espacial para estudar efeito de padronização em PID. Além disso, um detector com antena pequena pode facilitar o design de padrões de teste para entendimento de PID em processos middle-end of the line (MEOL) e de contato.

Finalmente, resumo de desempenho do novo CSIR para monitoramento de PID em processo BEOL FinFET avançado é resumido na Tabela 2. O alcance de sentido do detector tradicional é AR, enquanto o alcance de sentido do novo registrador in situ é baseado no comprimento da porta flutuante. Além disso, a área do novo registrador in situ pode ser muito pequena. Mais importante, o novo CSIR pode fornecer feedback em tempo real do processo de plasma e separar níveis de taxa de carregamento iônico e eletrônico, independentemente.

Conclusões

Um novo registrador in situ de separação de carga (CSIR) para monitoramento de dano induzido por plasma é proposto e demonstrado pela primeira vez. O CSIR fornece uma ferramenta poderosa para entender taxas de carregamento eletrônico e iônico em uma câmara de plasma simultaneamente. Mapas de wafer podem facilitar estudo adicional entre a correlação à confiabilidade do dispositivo e estes efeitos de carregamento individuais.