Ge pMOSFETs de alta mobilidade com passivação de Si amorfo:impacto da orientação da superfície

Resumo

Relatamos a passivação amorfa de Si de pMOSFETs Ge fabricados em superfícies orientadas (001) -, (011) - e (111) para aplicações avançadas de CMOS e transistores de filme fino. A passivação do Ge pelo Si amorfo é realizada por pulverização catódica de magnetrão à temperatura ambiente. Com a espessura fixa de Si t _Si , (001) Ge pMOSFETs orientados alcançam a maior corrente no estado I _LIGADO e mobilidade efetiva do orifício μ _eff em comparação com os dispositivos em outras orientações. Em uma densidade de carga de inversão Q _inv de 3,5 × 10 ¹² cm ⁻² , Transistores Ge (001) com 0,9 nm t _Si demonstrar um pico μ _eff de 278 cm ² / V × s, que é 2,97 vezes maior do que a mobilidade universal Si. Com a diminuição de t _Si , eu _LIGADO de transistores Ge aumenta devido à redução da espessura capacitiva efetiva, mas as características de oscilação subliminar e piso de vazamento são degradadas atribuídas ao aumento do intervalo médio D _it .

Histórico

O germânio (Ge) tem atraído enormes interesses de pesquisa para aplicações avançadas de CMOS e transistores de filme fino devido à sua maior mobilidade de orifício e menor processamento de orçamento térmico em comparação com o Si [1,2,3,4,5,6]. Para alcançar a alta mobilidade do canal, o processo de passivação da superfície que leva a uma alta qualidade de interface é necessário antes da formação da pilha de portas. Várias técnicas de passivação de superfície foram desenvolvidas para fornecer os benefícios da mobilidade do portador em transistores de efeito de campo semicondutores de óxido metálico Ge (MOSFETs) [1, 2, 7,8,9,10]. Dentre essas técnicas, um tampão de silício (Si) passivado em Ge tem sido o hotspot nos últimos anos, devido às suas vantagens de supressão efetiva de estados de interface e boa estabilidade térmica e confiabilidade [11]. A formação da tampa de passivação de Si foi amplamente estudada usando deposição química de vapor (CVD) com precursores de SiH ₄ [1], Si ₂ H ₆ [4], Si ₃ H ₈ [12] e evaporação do feixe E [13]. Embora o método CVD possa fornecer uma camada de passivação mais uniforme sobre a deposição física de vapor (PVD), sua taxa de passivação tem uma forte correlação na orientação da superfície do canal e na temperatura do processo. A técnica PVD pode fornecer a taxa de passivação melhorada mesmo em temperatura ambiente, que tem as vantagens de baixo orçamento térmico e baixo custo, tornando-a mais adequada para transistores de filme fino e aplicações de integração 3D de back-end-of-line. Nesta carta, nós fabricamos pMOSFETs Ge de alta mobilidade em superfícies orientadas (001) -, (011) - e (111) utilizando a passivação de Si amorfo por pulverização catódica de magnetron. Mobilidade efetiva do orifício significativamente melhorada μ _eff é alcançado em transistores Ge em comparação com a mobilidade universal Si. Impactos da orientação da superfície e espessura de Si t amorfo _Si no efeito de aumento da passivação de Si amorfo em μ _eff são estudados.

Métodos

A Figura 1a mostra as principais etapas do processo para a fabricação de Ge pMOSFETs em superfícies orientadas (001) -, (011) - e (111). Após a limpeza do pré-portão em solução diluída de HF (1:50), a camada de passivação de Si amorfo ultrafina foi depositada em substratos n-Ge por pulverização catódica magnetron a uma potência alvo de 50 W. Três durações de passivação de 60 s, 80 s e 100 s foram usados correspondendo à deposição de 0,5, 0,7 e 0,9 nm t _si , respectivamente. Depois disso, um HfO ₂ de 5 nm de espessura o dielétrico de porta foi depositado a 250 ° C por deposição da camada atômica usando TDMAHf e H ₂ O como precursores de Hf e O, respectivamente. Um eletrodo de porta TaN de 50 nm foi depositado por pulverização catódica reativa. Em seguida, o eletrodo da porta foi padronizado e gravado, o que foi seguido por BF ₂ ⁺ implantação nas regiões de fonte / dreno (S / D) a 30 KeV com uma dose de 1 × 10 ¹⁵ cm ^{- 2} . Metais S / D não autoalinhados de níquel 15 nm foram formados pelo processo lift-off. Finalmente, o recozimento térmico rápido a 400 ° C foi realizado para ativação de dopante e metalização S / D. A Figura 1b mostra o esquema transversal do Ge pMOSFET com Si / SiO ₂ camada interfacial (IL). A Figura 1c mostra a imagem do microscópio de vista superior de um Ge pMOSFET fabricado.

a Sequência do processo mostrando as etapas principais empregadas para fabricar os Ge pMOSFETs com diferentes t _Si . b Esquemático transversal de um Ge pMOSFET com SiO ₂ IL. c Imagem do microscópio de visão superior de um Ge pMOSFET fabricado

A Figura 2a, b mostra as imagens do microscópio eletrônico de transmissão (TEM) da pilha de portas de alta κ / metal com SiO ₂ / Si camada interfacial (IL) no canal Ge (001) com t _Si de 0,5 e 0,9 nm, respectivamente. As inserções mostram as imagens TEM de alta resolução (HRTEM) das amostras. Para o dispositivo com um t _Si de 0,5 nm, a camada amorfa de Si foi completamente oxidada, enquanto para o dispositivo com 0,9 nm t _Si , cerca de duas monocamadas de Si permaneceram após as etapas de recozimento subsequentes.

Imagens TEMS transversais de pilhas de gate Ge pMOSFET com a 0,5 nm t _Si e b 0,9 nm t _Si . Imagens HRTEM em inserções mostram que Si / SiO ₂ IL é formado entre HfO ₂ e canal Ge

Resultados e discussão

A Figura 3a representa o I medido _DS - V _GS e eu _G - V _GS curvas dos pMOSFETs Ge típicos em (001) -, (011) -, e (111) - superfícies orientadas com 0,9 nm t _Si , que mostram as excelentes características de transferência. Todos os transistores têm um comprimento de porta L _G de 3 μm e uma largura de portão W de 100 μm. A direção do canal é [110] para todas as orientações. O eu _DS - V _DS curvas dos dispositivos medidos em diferentes overdrive de portão V _GS - V _TH são mostrados na Fig. 3b. Aqui, tensão de limiar V _TH é definido como o V _GS em eu _DS de 10 ⁻⁷ A / μm. Observa-se que Ge (001) pMOSFET atinge a maior corrente de acionamento I _LIGADO em comparação com os transistores nas superfícies (011) e (111) no V fixo _GS - V _TH . Posteriormente, mostraremos que isso é atribuído ao fato de que Ge (001) pMOSFETs têm uma maior mobilidade efetiva de orifício μ _eff em comparação com os dispositivos nas outras duas orientações de superfície. Realizamos uma comparação abrangente de desempenho elétrico para os dispositivos com o t fixo _Si de 0,9 nm, incluindo I _LIGADO , piso de vazamento I _vazamento , oscilação de sublimiar (SS) e V _TH características. eu _vazamento é definido como o mínimo I _DS em V _DS de - 0,05 V. A Figura 4a apresenta o gráfico estatístico do I _LIGADO para Ge pMOSFETs em várias orientações, e I _LIGADO foi definido como I _DS em um V _DS de - 0,5 V e um V _GS - V _TH de - 0,8 V. Todos os transistores neste gráfico têm o L _G de 3 μm e W de 100 μm. (001) - dispositivos orientados exibem a média melhorada I _LIGADO em comparação com as orientações (011) e (111), que é atribuído ao μ superior _eff . A Figura 4b compara o I _vazamento para os dispositivos, mostrando que os transistores Ge (001) têm o menor I _vazamento deles, e Ge (011) pMOSFETs têm o menor I _vazamento do que dispositivos orientados para (111). Deve-se notar que o eu _vazamento é determinado pela corrente reversa do p ⁺ junção / n na região do dreno, que é afetada pela concentração de dopagem do tipo n de fundo no substrato Ge e ativação do p ⁺ implantado dopantes. As concentrações de dopagem do tipo n nas bolachas com várias orientações não são exatamente as mesmas. A orientação da superfície afeta a taxa de ativação de dopante e a qualidade de recristalização das regiões S / D. Além disso, embora o eu _G é inferior a I _DS antes da ativação dos transistores, isso influenciaria o I _vazamento . Da mesma forma, os Ge pMOSFETs orientados (001) demonstram as características SS melhoradas em comparação com outras duas orientações, o que se deve ao fato de que os transistores na superfície (001) têm a densidade de intervalo médio inferior do estado de interface D _it em comparação com os outros dispositivos. A Figura 4d mostra que os dispositivos em diferentes orientações têm diferentes V _TH . Com base nos resultados da Fig. 4, conclui-se que, com o t fixo _Si de 0,9 nm, os pMOSFETs Ge orientados para (001) obtêm as melhores características elétricas.

a Medido I _DS - V _GS e eu _G - V _GS curvas de (001) -, (011) -, e (111) -orientado Ge pMOSFETs com 0,9 nm t _Si mostrando as excelentes características de transferência. b eu _DS - V _DS curvas medidas em V diferentes _GS - V _TH para os dispositivos

Comparação de a eu _LIGADO , b eu _vazamento , c SS e d V _TH para (001) -, (011) -, e (111) - Ge pMOSFETs orientados com um t _Si de 0,9 nm

As espessuras de Si / SiO ₂ IL em transistores com 0,9 nm t _Si em diferentes orientações de superfície são estudados usando capacitância de inversão C _inv versus V _GS medição, como mostrado na Fig. 5. As medições de varredura para frente e reversa exibem uma histerese insignificantemente pequena nos dispositivos. Os transistores exibem magnitude semelhante a C _inv , ~ 1,56 μF / cm ² , correspondendo à espessura capacitiva efetiva (CET) de 2,2 nm. A Figura 5b mostra os resultados estatísticos de C saturados _inv para os dispositivos, que demonstram a diferença muito pequena em C _inv nos transistores em diferentes orientações de superfície. Isso indica que a taxa de passivação de Si amorfo por pulverização catódica de magnetron é independente da orientação da superfície. A regra dos deslocamentos da esquerda para a direita do C _inv - V _GS curvas é bem consistente com a de V _TH para os dispositivos na Fig. 4d, que podem ser induzidos pela concentração de dopagem ligeiramente diferente em substratos de orientação diferente.

a Comparação de inversão C _inv - V _GS curvas entre os Ge pMOSFETs com 0,9 nm t _Si em diferentes orientações. As varreduras para frente e para trás são mostradas. b Gráficos estatísticos para o saturado C _inv dos dispositivos mostrando as diferenças insignificantes em C _inv no regime de inversão

A Figura 6 compara as características de mobilidade dos transistores com 0,9 nm t _Si em várias orientações de superfície. O μ _eff foi extraído usando um método baseado em inclinação de resistência total [14]. Os pMOSFETs Ge (001) exibem uma mobilidade de canal muito maior em comparação com os dispositivos nas orientações (011) e (111). Transistores no substrato (001) atingem um pico μ _eff de 278 cm ² / V · s em uma densidade de carga de inversão Q _inv de ~ 3,5 × 10 ¹² cm ⁻² , que é 2,97 vezes maior do que a mobilidade universal Si. Rugosidade da superfície na interface Si / Ge e densidade dos estados da interface ( D _it ) pode afetar μ _eff dos dispositivos em alta densidade de portadora de inversão. É improvável que as bolachas de Ge adquiridas comercialmente com várias orientações de superfície tenham a diferença óbvia na rugosidade da superfície. Portanto, é especulado que o aumento da mobilidade em dispositivos orientados para (001) é principalmente devido ao espalhamento de portadora reduzido contribuído pelos estados de interface. Neste trabalho, avaliamos o midgap D _it dos dispositivos, e com o t fixo _Si de 0,9 nm, os Ge pMOSFETs orientados para (001) realmente têm o midgap inferior D _it em comparação com as outras orientações.

Parcela de μ _eff versus Q _inv para Ge pMOSFETs com 0,9 nm t _Si em substratos orientados (001) -, (011) - e (111). Os pMOSFETs Ge (001) alcançam o aumento de 2,97 vezes em μ _eff em um Q _inv de 3,5 × 10 ¹² cm ⁻² em comparação com a mobilidade universal Si. O μ _eff foi extraído usando um método baseado em inclinação de resistência total [17]

O impacto de t _Si sobre o desempenho elétrico de Ge pMOSFETs também é investigado. A Figura 7a, b apresenta o I medido _DS - V _GS e eu _DS - V _DS curvas, respectivamente, dos Ge pMOSFETs orientados para (111) com t _Si de 0,5, 0,7 e 0,9 nm em um V _DS de - 0,05 e - 0,5 V. Os transistores têm um L _G de 1,5 μm. Observa-se que Ge pMOSFETs com 0,9 nm t _Si exibem características de transferência melhoradas em comparação com os dispositivos com mais fino t _Si , mas eu _LIGADO do dispositivo diminui com o aumento de t _Si . Em V _DS de - 1,5 V e V _GS - V _TH de - 0,8 V, Ge (111) pMOSFET com 0,5 nm t _Si demonstra uma melhoria de 32% em I _LIGADO em comparação com o dispositivo com 0,9 nm t _Si . A Figura 8 representa os resultados estatísticos de I _LIGADO , eu _vazamento , SS e V _TH dos Ge pMOSFETs em (111) -orientação com diferentes t _Si . Na Fig. 8a, vemos que os transistores com 0,5 nm t _Si alcançar o I melhorado _LIGADO em comparação com os dispositivos com t mais espesso _Si , que é devido ao transistor com 0,5 nm t _Si que tem um CET menor, levando a um C mais alto _inv . Percebe-se que eu _vazamento diminui com o aumento de t _Si (Fig. 8b), e transistores com 0,5 nm t _Si tem as características SS inferiores às dos dispositivos com camada de passivação de Si amorfo de 0,7 e 0,9 nm (Fig. 8c). Isso pode ser devido aos transistores com 0,5 nm t _Si tendo um midgap mais alto D _it . A relação entre SS e midgap D _it de Ge pMOSFET pode ser expresso por SS =ln (10) ⋅ ( kT / q) ⋅ [1 + ( C _it + C _d ) / C _boi ], onde C _boi , C _d e C _it são a capacitância de óxido, a capacitância da camada de depleção e a capacitância de armadilhas de interface, respectivamente. C _it pode ser calculado por q × D _it , foram D _it é a densidade de interceptação da interface. Embora transistor com 0,5 nm t _Si tem o maior C _boi em comparação com os outros dois dispositivos, seu midgap superior D _it pode levar ao SS inferior para os dispositivos com o t mais espesso _Si . A passivação da superfície também afetará o I _vazamento do dreno à fonte. Com a varredura de V _GS da posição para o negativo, o canal é transferido do modo de acumulação para o modo de inversão. No entanto, se o D _it é alto, alguns pontos na superfície do canal são fixados pelas armadilhas de interface e os caminhos de vazamento podem ser formados, aumentando I _vazamento do dreno à fonte. Como mostrado na Fig. 8d, os pMOSFETs Ge (111) mostram o deslocamento de V _TH para negativo V _GS direção com o aumento de t _Si , que é atribuído ao aumento da CET. Além disso, a densidade das armadilhas na metade inferior do bandgap parece aumentar para o mais fino t _Si , o que pode levar à mudança de V _TH [2].

a eu _DS - V _GS e eu _G - V _GS e b eu _DS - V _DS curvas de Ge (111) pMOSFETs com vários t _Si . Transistor com 0,5 nm t _Si exibe uma melhoria de 32% em I _LIGADO em comparação com o dispositivo com 0,9 nm t _Si em V _DS de - 1,5 V e V _GS - V _TH de - 0,8 V

Comparação de a eu _LIGADO , b eu _vazamento , c SS e d V _TH para Ge pMOSFETs orientados por (111) com 0,5, 0,7 e 0,9 nm t _Si mostrando que transistores com 0,5 nm t _Si tenho o melhor eu _LIGADO , mas pior SS e eu _vazamento características em comparação com dispositivos com t mais espesso _Si

A Figura 9a mostra o C _inv em função de V _GS curvas para os Ge pMOSFETs na superfície orientada (111) com t _Si de 0,5, 0,7 e 0,9 nm medidos a uma frequência de 300 kHz. Os valores CET nas regiões de inversão são extraídos em 1,8, 1,9 e 2,2 nm para os dispositivos com 0,5, 0,7 e 0,9 nm t _si , respectivamente. μ _eff como uma função de Q _inv as características dos dispositivos são extraídas e mostradas na Fig. 9b. O Ge pMOSFET orientado (111) com 0,7 nm t _si atinge o pico de mobilidade mais alto de 229 cm ² / V s, que é 2,27 vezes maior em comparação com a mobilidade universal Si. Deve-se notar que os dispositivos com 0,5 nm t _Si exibem um μ significativamente melhorado _eff sobre os transistores com t mais espesso _Si em alto Q _inv (por exemplo, 10 ¹³ cm ⁻² ) Isso também leva ao I superior _LIGADO em alto V _GS - V _TH nos dispositivos com 0,5 nm t _Si em comparação com os dispositivos com 0,7 e 0,9 nm t _Si . O μ _eff em alto Q _inv diminui conforme t _Si aumenta de 0,5 nm para 0,7 ~ 0,9 nm, o que é atribuído ao fato de que a maior rugosidade da superfície leva a um espalhamento mais forte da rugosidade da superfície dos portadores. Durante a passivação da superfície Ge usando a pulverização catódica de magnetron à temperatura ambiente, a difusão dos átomos da superfície é fortemente suprimida. Assim, com o aumento de t _Si , a rugosidade da superfície é maior, o que pode ser observado nas imagens HRTEM da Fig. 2.

a C _inv - V _G características medidas a 300 kHz para dispositivos orientados a (111) com 0,5, 0,7 e 0,9 nm t _Si . b μ _eff como uma função de Q _inv para Ge pMOSFETs [17]

Na Fig. 10, comparamos o μ _eff dos Ge pMOSFETs neste trabalho com aqueles dos transistores Ge relaxados relatados com Si por evaporação de feixe E, SiH ₄ , Si ₂ H _6, e Si ₃ H ₈ passivação. Em comparação com o Si amorfo por evaporação de feixe E na Ref. [15], Ge pMOSFETs neste trabalho exibem o μ significativamente melhorado _eff . É visto que, no CET semelhante, Ge pMOSFETs utilizando a passivação de Si amorfo por pulverização catódica tem o menor μ _eff em comparação com os dispositivos com Si ₂ H ₆ passivação. O processo de passivação usando Si amorfo precisa ser otimizado ainda mais para aumentar a mobilidade do portador.

a μ _eff para os Ge pMOSFETs neste trabalho versus os resultados publicados para Ge pMOSFETs relaxados. b , c Comparativo de mercado de μ _eff extraído em Q _inv =5 × 10 ¹² e 1 × 10 ¹³ cm ⁻² , respectivamente, dos Ge pMOSFETs com os diferentes valores CET [18, 19]

Ge pMOSFETs com os diferentes t _Si na superfície orientada (001) também são caracterizadas. As Figuras 11a, b ilustram o I medido _DS - V _GS e eu _DS - V _DS curvas, respectivamente, de um par de Ge (001) pMOSFETs com 0,5 e 0,9 nm t _Si . Semelhante aos dispositivos orientados para (111), Ge (001) pMOSFET com 0,5 nm t _Si obtém a melhoria em I _LIGADO mas a degradação em eu _vazamento em comparação com o transistor com 0,9 nm t _Si .

a Medido I _DS - V _GS e eu _G - V _GS curvas de pMOSFETs Ge orientados (001) com 0,5 e 0,9 nm t _Si . b eu _DS - V _GS curvas dos dispositivos

O midgap D _it características de Ge pMOSFETs são estudadas pelo método em [16], e valores de D _it são calculados por D _it =[SSlog (e) / ( kT / q ) - 1] C _G / q , [16] onde q é a carga do elétron, k é a constante de Boltzmann, T é a temperatura absoluta e C _G é a capacitância medida da porta por unidade de área. A Figura 12 mostra D _it em função da espessura do Si amorfo com várias orientações de superfície Ge. Para superfície orientada (111), um dispositivo com t de 0,7 nm _si tem o menor D _it valor. Com o t de 0,9 nm _Si , Dispositivo orientado (001) tem o menor D _it em comparação com os transistores em outras orientações.

D _it versus a espessura do Si amorfo com várias orientações de superfície Ge

Finalmente, comparamos as principais características elétricas dos Ge pMOSFETs nas diferentes orientações na Tabela 1. Com um t fixo _Si , Ge (001) pMOSFET tem o desempenho elétrico melhorado em comparação com as outras duas orientações. A corrente da unidade pode ser aumentada reduzindo o t _Si de 0,9 nm a 0,5 nm, o que é devido a que o mais fino t _Si fornece uma CET significativamente reduzida sem causar degradação em μ _eff .

Conclusões

Os Ge pMOSFET passivados por Si amorfo são demonstrados nos substratos orientados (001) -, (011) - e (111). Com um t _Si de 0,9 nm, o I melhorado _LIGADO e as características SS são obtidas em pMOSFETs Ge orientados (001) em comparação com os dispositivos nas orientações (011) e (111), devido ao maior μ _eff e midgap inferior D _it . Ge (001) pMOSFETs com 0,9 nm t _Si atingir um pico de mobilidade de 278 cm ² / V s em um Q _inv de 3,5 × 10 ¹² cm ⁻² , que é 2,97 vezes maior do que a mobilidade universal Si. É demonstrado que eu _LIGADO dos dispositivos é melhorado com a diminuição de t _Si devido à redução da TEC. Mas Ge pMOSFETs com t mais espesso _Si exibem o balanço do sublimiar superior e o piso de vazamento, devido ao intervalo médio D _it pode ser reduzido aumentando t _Si .

Abreviações

ALD:: Deposição de camada atômica
BF ₂ ⁺ :: Íon fluoreto de boro
CET:: Espessura capacitiva efetiva
Ge:: Germânio
GeO _x :: Óxido de germânio
HF:: Acido hidrosulfurico
HfO ₂ :: Dióxido de háfnio
HRTEM:: Microscópio eletrônico de transmissão de alta resolução
IL:: Camada interfacial
MOSFETs:: Transistores de efeito de campo semicondutores de óxido metálico
Ni:: Níquel
Si:: Silício
SS:: Balanço de sublimiar
TaN:: Nitreto de tântalo
TDMAHf:: Tetraquis (dimetilamido) háfnio

Transistor de efeito de campo SnSe2 com alta relação liga / desliga e fotocondutividade comutável por polaridade Estudo de toxicidade de nanopartículas de perovskita em células epiteliais das vias respiratórias

Nanomateriais

Materiais Poliméricos

biológico

Corante

Especiarias