MOSFETs p de Germânio de Alta Mobilidade com Passivação de Silício Amorfo: Efeitos de Orientação de Superfície

Resumo

Demonstramos que passivação de silício amorfo (a-Si), depositado por sputtering magnetron à temperatura ambiente, produz MOSFETs p de germânio (Ge) com mobilidade efetiva de lacunas recorde em substratos orientados (001). Com capa de a-Si de 0,9 nm, dispositivos (001) entregam μ_eff de pico de 278 cm²/V·s — quase três vezes a mobilidade universal do Si — mantendo swing sublimiar e vazamento baixos. Dispositivos em orientações (011) e (111) mostram mobilidade menor e maior densidade de estados de interface, ressaltando a importância da orientação cristalina no design de Ge-MOSFETs.

Introdução

Germânio oferece maior mobilidade de lacunas e orçamento térmico menor que silício, tornando-o atrativo para CMOS de próxima geração e transistores de filme fino. Alcançar este potencial requer interface com densidade mínima de defeitos. Capas de Si amorfo surgiram como estratégia líder de passivação porque suprimem estados de interface, exibem boa estabilidade térmica e podem ser depositados a baixa temperatura por deposição por vapor físico (PVD). Neste trabalho usamos sputtering magnetron para crescer a-Si em wafers Ge(001), Ge(011) e Ge(111), então avaliamos o desempenho elétrico resultante.

Métodos

Figura 1a mostra fluxo do processo. Após limpeza com HF diluído (1:50), camada de a-Si de 0,5–0,9 nm é depositada por sputtering a 50 W por 60–100 s. Dielétrico de gate HfO₂ de 5 nm é depositado por ALD (250 °C, TDMAHf/H₂O). Eletrodo de gate TaN de 50 nm é depositado por sputtering, padronizado e gravado. Íons BF₂⁺ (30 keV, 1×10¹⁵ cm⁻²) são implantados na fonte/dreno, seguidos de metalização Ni de 15 nm e recozimento térmico rápido a 400 °C para ativação. Figuras 1b e 1c ilustram seção transversal e vista superior de dispositivo completado.

Microscopia eletrônica de transmissão (TEM) das pilhas de a-Si de 0,5 nm e 0,9 nm (Fig 2) revela que capa mais fina é totalmente oxidada, enquanto a mais espessa retém duas monocamadas de Si após recozimento. A camada interfacial (IL) Si/SiO₂ portanto depende da espessura de a-Si.

Resultados e Discussão

Figura 3a exibe curvas I_D-V_G e I_G-V_G para dispositivos (001), (011) e (111) com 0,9 nm a-Si. Todos dispositivos exibem excelentes características de transferência (L_G = 3 µm, W = 100 µm, direção do canal [110]). A V_G-V_TH de -0,8 V, transistor (001) entrega maior I_ON (Fig 3b), atribuído à sua μ_eff superior. Análise estatística (Fig 4) confirma que dispositivos (001) têm maior I_ON, menor vazamento, melhor swing sublimiar (SS) e V_TH mais favorável entre as três orientações.

Medidas capacitância-tensão (Fig 5) mostram capacitância de inversão quase idêntica (~1,56 µF/cm²) para todas orientações, indicando que taxa de deposição de a-Si é independente de face cristalina. Espessura efetiva capacitiva (CET) resultante é 2,2 nm. Leves deslocamentos de V_TH são consistentes com variações menores de dopagem entre wafers.

Extração de mobilidade (Fig 6) revela μ_eff de pico de 278 cm²/V·s a Q_inv ≈ 3,5×10¹² cm⁻² para dispositivo (001) — quase três vezes o valor universal do Si. A maior μ_eff é atribuída a densidade reduzida de estados de interface (D_it) em vez de rugosidade superficial, que é comparável entre orientações.

Figura 7 explora impacto de espessura de a-Si em dispositivos (111). Reduzir tSi de 0,9 nm para 0,5 nm aumenta I_ON em 32% a V_DS = -1,5 V e V_G-V_TH = -0,8 V, mas simultaneamente degrada SS e eleva vazamento, devido a maior D_it. Trade-off é quantificado na Fig 8: capas mais finas geram CET menor e maior C_inv, aumentando corrente de drive, mas maior D_it leva a SS e vazamento piores.

Figura 9 mostra que capa de 0,5 nm rende maior μ_eff (229 cm²/V·s) em Q_inv alto, mas com custo de D_it aumentado. Valores CET extraídos de C_inv-V_G (Fig 9a) são 1,8, 1,9 e 2,2 nm para tSi = 0,5, 0,7 e 0,9 nm, respectivamente.

Benchmarking contra literatura (Fig 10) confirma que nossa passivação a-Si entrega μ_eff competitivo, embora otimização adicional possa fechar lacuna com técnicas baseadas em Si₂H₆.

Finalmente, dispositivos (001) com a-Si mais fino (0,5 nm) mostram I_ON melhorado mas vazamento ligeiramente maior comparado ao equivalente de 0,9 nm, ilustrando trade-off entre CET e D_it.

D_it foi extraído de medidas SS (Eq. 1) e plotado contra tSi para cada orientação (Fig 12). Menores valores D_it são encontrados para dispositivos (001) com 0,9 nm e para dispositivos (111) com 0,7 nm. Esta correlação explica SS superior dos dispositivos (001).

Conclusões

Passivação de Si amorfo por sputtering magnetron à temperatura ambiente produz Ge p-MOSFETs com alta corrente de drive e baixo vazamento, particularmente em substratos (001). Capa de a-Si de 0,9 nm rende μ_eff de pico de 278 cm²/V·s, aumento de 2,97× sobre Si, e excelente SS. Reduzir espessura da capa para 0,5 nm aumenta ainda mais I_ON através de CET mais fino, mas com custo de D_it aumentado, vazamento maior e SS degradado. Estes resultados demonstram que tanto orientação cristalina quanto espessura de a-Si devem ser otimizadas para balancear drive, vazamento e qualidade de interface em dispositivos baseados em Ge.

Abreviações

ALD

Deposição de camada atômica

BF₂⁺

Íon fluoreto de boro

CET

Espessura efetiva capacitiva

Ge

Germânio

GeOₓ

Óxido de germânio

HF

Ácido fluorídrico

HfO₂

Dióxido de háfnio

HRTEM

Microscópio eletrônico de transmissão de alta resolução

IL

Camada interfacial

MOSFETs

Transistores de efeito de campo metal-óxido-semicondutor

Ni

Níquel

Si

Silício

SS

Swing sublimiar

TaN

Nitreto de tântalo

TDMAHf

Tetrakis(dimetilamido)háfnio