Eletrodos de Silício Poroso Revestidos com Grafeno Entregam Desempenho Excepcional de Supercapacitor

Resumo

Relatamos eletrodo de supercapacitor de dupla camada eletroquímica (EDLC) de alto desempenho compreendendo silício poroso (PSi) passivado com grafeno de poucas camadas. Matriz PSi fabricada por gravação eletroquímica de wafer de silício tipo p, seguida por deposição química de vapor assistida por Ni (CVD) que simultaneamente cresce camadas conformais de grafeno e reestrutura rede de poros à medida que temperatura de recozimento sobe. Eletrodo híbrido poroso PSI otimizado exibe capacitância areal de 6,21 mF cm⁻² em taxa de varredura ultra-alta de 1000 mV s⁻¹ e estabilidade cíclica sem precedentes de 131% após 10.000 ciclos. Introdução de microporos via ativação KOH na superfície do grafeno aumenta ainda mais área superficial específica, elevando capacitância areal em 31,4% para 8,16 mF cm⁻². Estes resultados demonstram plataforma robusta de armazenamento de energia de alta taxa adequada para dispositivos microeletrônicos.

Contexto

Eletrônica miniaturizada, incluindo MEMS, micro-sensores e dispositivos biomédicos implantáveis, demandam fontes de energia compactas, confiáveis e de alta potência. Baterias de íon-lítio, embora energicamente densas, sofrem de envelhecimento e instabilidade, limitando adequação para aplicações de longo prazo. Capacitores de dupla camada eletroquímica (EDLCs) oferecem vida de ciclo superior e alta densidade de potência porque armazenamento de carga ocorre na interface eletrodo-eletrolito em vez de difusão bulk lenta. Aumentar área superficial específica (SSA) de materiais de eletrodo é portanto chave para maximizar desempenho de EDLCs.

Silício, abundante e barato, amplamente empregado em eletrônica e fotovoltaicos. Silício poroso (PSi) pode ser produzido por gravação eletroquímica, resultando em rede porosa controlável com alta SSA. Contudo, PSi sofre de condutividade pobre e instabilidade química devido a armadilhas de superfície e alta reatividade. Estratégia comum para mitigar estes problemas é revestir PSi com materiais condutivos e quimicamente robustos como grafeno, que oferece condutividade eletrônica excepcional, resistência mecânica e estabilidade química. Métodos tradicionais de transferência não podem revestir uniformemente nanoestruturas de alto aspecto; assim, crescimento in-situ via CVD assistido por Ni é preferível para cobertura conformal.

Embora EDLCs atualmente fiquem atrás de baterias em densidade de energia por uma a duas ordens de magnitude, otimizar distribuição de tamanho de poro e química de superfície pode elevar SSA a 3100 m² g⁻¹ através de ativação de grafeno (KOH + C → K + H₂ + K₂CO₃). Neste trabalho, apresentamos estudo sistemático de eletrodos PSi revestidos com grafeno fabricados via CVD assistido por Ni, explorando influência de temperatura de recozimento em reestruturação de poros, qualidade de grafeno e desempenho eletroquímico.

Métodos / Experimental

Gravação Eletroquímica de Silício Poroso

Wafer de silício p⁺ anodizado contra placa de titânio (ânodo) em mistura 1:1 em volume de ácido fluorídrico e álcool desidratado a densidade de corrente de 1 mA cm⁻² por 10 min, formando camada porosa de ~15 µm espessura. Wafer então cortado em peças 2 × 1 cm² para processamento subsequente.

CVD Assistido por Ni de Grafeno

Lingotes de Ni (99,99% pureza) e PSi gravado colocados em extremidades opostas de tubo de quartzo. Metano (≈50 sccm) introduzido como fonte de carbono, e gás redutor formador (Ar/H₂, 100/20 sccm) preveniu oxidação de Ni. Sistema aquecido a 1000–1100 °C sob 60 Torr pressão, permitindo grafeno crescer diretamente na superfície PSi enquanto estrutura porosa se reorganiza.

Caracterização

MEV de emissão de campo (JSM-6500F, 15 kV) e MET (JEM-3000F, 300 kV) examinaram morfologia e microestrutura. Espectroscopia Raman (Horiba LabRam HR800, 632,8 nm) avaliou qualidade e uniformidade de grafeno.

Resultados e Discussão

Figura 1 ilustra sequência completa de fabricação: gravação eletroquímica, CVD assistido por Ni, e reorganização de poros. Imagens de MEV (Fig. 2) revelam que recozimento a 1000 °C preserva rede mesoporosa (~11 nm poros), enquanto temperaturas mais altas (1050–1100 °C) fundem poros em estruturas híbridas e macroporosas (>50 nm). Correspondentemente, resistência elétrica cai de 3,3 × 10⁷ Ω (gravado) para 22 Ω (1100 °C) devido à camada condutiva de grafeno.

Espectros Raman (Fig. 3) mostram bandas G, D e 2D claras, confirmando grafeno de poucas camadas. Intensidade da banda D diminui com temperatura, indicando cura de defeitos, e razão I₂D/I_G pico a 1050 °C, marcando condição ótima de recozimento para grafeno cristalino em PSi.

Mapeamento Raman transversal confirma cobertura uniforme de grafeno em toda matriz PSi. Imagens MET revelam ~10 camadas de grafeno envolvendo estrutura porosa de silício.

Testes eletroquímicos em 0,5 M Na₂SO₄ (eletrolito neutro) mostram que passivação por grafeno aumenta capacitância em 2–3 ordens de magnitude. Eletrodo híbrido poroso PSi atinge 6,21 mF cm⁻² a 1000 mV s⁻¹, enquanto variante mesoporosa atinge 8,48 mF cm⁻² a 5 mV s⁻¹ mas cai abruptamente em altas taxas de varredura. Amostra macroporosa retém 87,5% capacitância a 1000 mV s⁻¹ devido a transporte rápido de íons.

Curvas de carga-descarga (Fig. 6) exibem perfis triangulares com >90% eficiência coulômbica. Ao longo de 10.000 ciclos a 100 mV s⁻¹, capacitância do eletrodo híbrido aumenta 31%, atribuída a molhabilidade de eletrolito melhorada por oxidação de superfície.

Introdução de microporos (<5 nm) via ativação KOH eleva ainda mais SSA. Após tratamento KOH de 1 min seguido por recozimento a vácuo 30 min a 800 °C, capacitância areal sobe para 8,16 mF cm⁻² a 5 mV s⁻¹ (aumento 31,4%). Em taxas de varredura mais altas (>200 mV s⁻¹), capacitância declina ligeiramente devido a resistência de transferência de massa aumentada nos ultramicroporos.

Tabela 1 (não mostrada) compara estes resultados com outros supercapacitores baseados em Si, destacando estabilidade de ciclagem superior do eletrodo PSi híbrido ativado.

Conclusões

Fabricamos eletrodos de silício poroso revestidos com grafeno com estruturas de poro controláveis via CVD assistido por Ni. Design híbrido poroso, ainda ativado por KOH, entrega capacitância areal de 8,16 mF cm⁻² a 1000 mV s⁻¹, aumento de 131% após 10.000 ciclos, e excelente capacidade de taxa. Estes achados estabelecem PSi híbrido poroso ativado como plataforma promissora de armazenamento de energia de alta taxa e longa vida para aplicações microeletrônicas.

Abreviações

EDLC

Capacitor de dupla camada eletroquímica

PSi

Silício poroso

CVD

Deposição química de vapor

SSA

Área superficial específica

MEV

Microscopia eletrônica de varredura

MET

Microscopia eletrônica de transmissão

Raman

Espectroscopia Raman